虚拟化超大规模环境中的数据管理方案的制作方法
【专利说明】虚拟化超大规模环境中的数据管理方案
[0001]有关申请的相互参照
[0002]本申请是2014年12月4日提交的标题为“UNIFIED ADDRESSING ANDHIERARCHICAL HETEROGENEOUS STORAGE AND MEMORY” 的专利申请 N0.14/561，204 的部分连续案，并且根据35U.S.C.§ 120要求其优先权益，该专利申请N0.14/561，204根据35U.S.C.§ 119 又要求 2014 年 8 月 19 日提交的标题为 “MECHANISM FOR MULTIPROCESSOROPERAT1N USING UNIFIED ADDRESSING AND HIERARCHICAL HETEROGENEOUS STORE/MEMORY”的美国临时专利申请N0.62/039，415的优先权益。兹通过引用合并这些早期提交的专利申请的主题。
[0003]本申请根据35U.S.C.§ 119要求2014年11月20日提交的标题为“DATAMANAGEMENT SCHEME IN VIRTUALIZED HYPERSCALE ENVIRONMENTS” 的临时专利申请N0.62/082，604的优先权益。通过引用合并早期提交的专利申请的主题。
技术领域
[0004]本说明书涉及数据储存，并且更具体地说，涉及在异构存储系统中数据的储存。
【背景技术】
[0005]当讨论计算机架构设计中的性能问题时，在计算机架构中通常使用术语存储器分层结构(hierarchy)。传统上，计算机储存上下文中的“存储器分层结构”利用响应时间区另IJ“分层结构”中的每级。由于响应时间、复杂性和容量通常有关，所以利用控制技术也可以区别各级(例如，晶体管储存器、电可擦可编程只读存储器、磁性储存器、光学储存器等)。
[0006]传统上，在存储器分层结构中，计算器件已经具有几个通用级。最快的第一级是处理器的寄存器和靠近执行单元的指令/数据高速缓存(传统上由静态随机存取存储器(SRAM)构成)。次最快的第二级可以是容量(size)显著大于前级的高速缓存的统一指令和数据高速缓存。该级通常在一个或者多个CPU和诸如图形处理单元(GPU)、数字信号处理(DSP)等的其他执行单元或者处理单元之间共享。外部集成电路、传统上由动态RAM (DRAM)构成的一些或者全部主存储器或者系统存储器可以用作高速缓存。存储器分层结构的下一级常常比前面的级慢得多。其通常包括磁存储器或者固态存储器(例如，硬盘或者NAND闪存技术等)，并且被称为“二次储存器”。下一级最慢，并且传统上包括大容量介质(例如，光盘、磁带备份等)。
【发明内容】
[0007]根据一个通用方案，装置可以包括存储器管理单元。可以配置该存储器管理单元，以与包括多种类型的储存介质的异构存储系统接口连接。每种类型的储存介质都可以基于相应存储技术，并且可以与一个或者多个性能特性关联。可以配置存储器管理单元，以从虚拟机接收对异构存储系统的数据访问。还可以配置存储器管理单元，以确定异构存储系统的储存介质的至少一个，从而提供数据访问。至少部分地根据与目标储存介质关联的至少一个性能特性和与虚拟机关联并且指出一个或者多个性能特性的服务质量标帜，可以选择目标储存介质。可以配置存储器管理单元，以利用虚拟机使数据访问路由到至少一个储存介质。
[0008]根据另一个通用方案，一种方法可以包括从处理器执行的虚拟机接收对异构存储系统的数据访问。异构存储系统可以包括多种类型的储存介质，每种类型的储存介质都基于相应存储技术，并且与一个或者多个性能特性关联。该方法还可以包括，存储器管理单元至少部分地根据与目标储存介质关联的至少一个性能特性和与虚拟机关联并且指出虚拟机保证的一个或者多个性能特性的服务质量标帜，确定数据访问的异构存储系统的目标储存介质。该方法还可以包括，存储器管理单元使数据访问至少部分地在处理器与目标储存介质之间路由。
[0009]根据另一个通用方案，一种装置可以包括处理侧接口，配置该处理侧接口，以接收存储系统的数据访问。该装置可以包括存储器路由器，配置该存储器路由器，以确定存储器访问的目标是否是包括多种类型的储存介质的异构存储系统，其中每种类型的储存介质都基于相应存储技术，并且与一个或者多个性能特性关联；并且如果该存储器访问的目标是异构存储系统，则至少部分地根据与目标储存介质关联的至少一个性能特性和与数据访问关联并且指出一个或者多个性能特性的服务质量标帜对数据访问选择异构存储系统的目标储存介质。该装置还可以包括异构存储系统接口，配置该异构存储系统接口，以使如果存储器访问的目标是异构存储系统，则使数据访问至少部分地路由到目标储存介质。
[0010]附图和下面的描述中阐述了一个或者多个实现的细节。根据描述和附图以及根据权利要求，其他特征显而易见。
[0011]权利要求书更全面阐述了结合至少一个图示出并且描述的用于数据储存并且更具体地说用于将数据储存在异构存储系统中的系统和/或者方法。
【附图说明】
[0012]图1是根据所公开主题的系统的示例性实施例的方框图。
[0013]图2是根据所公开主题的装置的示例性实施例的方框图。
[0014]图3a是根据所公开主题的系统的示例性实施例的方框图。
[0015]图3b是根据所公开主题的系统的示例性实施例的方框图。
[0016]图3c是根据所公开主题的系统的示例性实施例的方框图。
[0017]图4是根据所公开主题的装置的示例性实施例的方框图。
[0018]图5是根据所公开主题的技术的示例性实施例的流程图。
[0019]图6a是根据所公开主题的系统的示例性实施例的方框图。
[0020]图6b是根据所公开主题的系统的示例性实施例的方框图。
[0021]图7是根据所公开主题的系统的示例性实施例的方框图。
[0022]图8是根据所公开主题的技术的示例性实施例的流程图。
[0023]图9是可以包括根据所公开主题的原理形成的器件的信息处理系统的原理方框图。
[0024]各种附图中相似的参考编号指相似的元件。
【具体实施方式】
[0025]下面将参考附图更全面描述各种示例性实施例，附图示出一些示例性实施例。然而，本公开的主题可以以许多不同方式实现，并且不应当将其理解为局限于在此阐述的示例性实施例。相反，提供这些示例性实施例，使得本公开彻底和完整，并且对本技术领域内的技术人员全面传达本公开的主题的范围。附图中，为了清楚起见，可以放大层和区域的尺寸和相对尺寸。
[0026]应当明白，当称一个元件或者层位于另一个元件或者层“上”、一个元件或者层“连接”到或者“耦合”到另一个元件或者层时，其能够直接位于另一个元件或者层“上”，能够直接连接到或者耦合到另一个元件或者层，也可以存在中间元件。相反，当称一个元件“直接”位于另一个元件或者层“上”、“直接连接到”或者“直接耦合到”另一个元件或者层时，不存在中间元件或者中间层。在整个说明书中，相似的编号指相似的元件。如在此使用的术语“和/或者”包括一个或者多个关联列项的任何一个及其所有组合。
[0027]应当明白，尽管在此为了描述各种元件、部件、区域、层和/或者区段，可以使用术语第一、第二、第三等，但是这些元件、部件、区域、层和/或者区段不应当受这些术语的限制。这些术语用于将一个元件、部件、区域、层或者区段与另一个元件、部件、区域、层或者区段区别开。因此，可以将下面讨论的第一元件、部件、区域、层或者区段称为第二元件、部件、区域、层或者区段，而不脱离本公开的主题的教导。
[0028]为了便于描述，在此可以利用诸如“之下”、“下面”、“低于”、“之上”、“上面”等的空间关系术语描述一个元件或者特征与另一个(另一些)元件或者特征的关系，如图所示。应当明白，空间关系术语旨在除了图中所示的方位还包括在使用中的或者操作中的器件的不同方位。例如，如果图中的器件被翻转，则被描述为另一个元件或者特征“下面”的或者“之下”的元件的方位被确定为在另一个元件或者特征的“上面”。因此，示例性术语“下面”能够既包括上面又包括下面的方位。可以以其他方式确定器件的方位(旋转90度或者出于其他方位)，并且因此理解在此使用的空间关系描述语。
[0029]在此使用的技术术语仅出于描述特定示例性实施例的目的，而不旨在限制本公开的主题。如在此使用的单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外清楚地指出。还应当明白，当在此使用时，术语“包括”和/或者“含括”指明存在所述的特征、整数、步骤、操作、元件、和/或者部件，但不排除存在或者附加一个或者多个其他特征、整数、步骤、操作、元件、部件和/或者其组合。
[0030]在此参考截面视图描述示例性实施例，该截面视图是理想化的示例性实施例(和中间结构)的原理视图。严格说来，预料因为例如制造技术和/或者公差而与视图的形状有差异。因此，不应当将示例性实施例理解为局限于在此所示区域的特定形状，而应当理解为包括因为例如制造引起的形状偏差。例如，被示为矩形的植入区通常具有圆形或者弯曲特征并且/或者在其边缘具有梯度植入密度，而非从植入区到非植入区的双态变化。同样，由植入形成的埋置区可以在埋置区与进行植入的表面之间的区域内产生一些植入。因此，该图所示的区域的性质是原理图，并且其形状不旨在示出器件的一个区域的实际形状，并且不旨在限制本公开的主题的范围。
[0031]除非另外指出，在此使用的所有术语(包括科技术语)都与本公开的主题所属技术领域内的普通技术人员通常理解的意义相同。还应当明白，应当将诸如通常使用的字典中定义的术语理解为具有符合其在有关技术背景下的意义的意义，而不以理想化的或者非常正式的意义理解其，除非在此这样清楚地定义。
[0032]下面将参考附图详细解释示例性实施例。
[0033]图1是根据所公开主题的系统100的示例性实施例的方框图。在所示的实施例中，示出了用于组织并且操纵具有各种存储和/或者储存技术(例如，DRAM、NAND、硬盘等)的计算系统的机制。
[0034]在各种实施例中，系统100可以包括:处理器102、存储器控制器、开关或者互连104以及异构存储系统106。在各种实施例中，异构存储系统106可以包括多个不同的储存介质(例如，储存介质116、126、136、146等)。在这种实施例中，异构存储系统106可以包括基于各种储存技术的不同类型的储存介质。在一些实施例中，这些技术可以包括但并不局限于例如、NAND或者闪速存储器(例如，SSD等)、阻性RAM(RRAM)、磁阻RAM(MRAM)、磁存储器(例如，HDD等)等。应当明白，上面仅是几个说明性例子，所公开的主题并不局限于此。
[0035]每种存储/储存技术可以具有不同的功率、速度、吞吐量、容量和/或者成本特性。更一般地说，可以将这些特性称为“性能特性”。因为这些不同的性能特性，所以在该系统中，传统上将采用不同存储技术的储存介质分门别类。例如，处理器102通过第一协议和第一芯片组组件或者电路(例如，集成存储器控制器(MCH)、芯片组的北桥等)访问快速但是易失性的存储器(例如，DRAM等)。相反，处理器102通过第二协议并且可能通过第二芯片组组件或者电路(例如，输入/输出(I/O)控制器集线器(ICH)、芯片组的南桥等)访问较慢但是非易失性的存储器(例如，HDD、SSD等)。使用特定协议和专用电路使得在系统中难以改变储存技术(例如，因为改变需要利用一种技术代替另一种技术等)。在所示的实施例中，异构存储系统106和存储器互连104允许在该系统100内采用各种存储技术。
[0036]在所示的实施例中，系统100包括处理器102。处理器102又可以包括主中央处理单元(CPU) 190或者多个CPU芯。在各种实施例中，可以配置CPU 190，以执行软件程序，该软件程序又访问并且操纵数据(例如，数据194等)。在一些实施例中，处理器102可以包括高速缓存分层结构192，该高速缓存分层结构192形成系统100的存储器分层结构的第一级。在各种实施例中，高速缓存分层结构192可以包括排列于多级(例如，级0(L0)、级1 (L1)、级 2 (L2)等)中的 SRAM。
[0037]当处理器102不能访问高速缓存分层结构192中的期望数据194时，处理器190可以尝试通过(例如，主存储器、硬盘驱动器等中的)存储器分层结构的另一层访问数据194 (例如，读数据、写数据等)。在所示的实施例中，处理器102可以包括存储器输入/输出(I/O)接口 190，配置该存储器输入/输出(I/O)接口 190，以访问位于处理器102外的存储器分层结构的一个或者多个级。
[0038]此外，在各种实施例中，处理器102可以包括存储器输入/输出(I/O)接口 193，配置该存储器输入/输出(I/O)接口 193，以与存储器通信。在所示的实施例中，可以配置该存储器I/O接口 193，以与存储器互连104通信，并且通过存储器互连104与异构存储系统106通信。应当明白，上面仅是一个说明性例子，所公开的主题并不局限于此。
[0039]在所示的实施例中，系统100可以包括存储器互连104。可以配置存储器互连104，以将处理器102的数据访问(例如，数据写、数据读等)路由到目标储存介质。在所示的实施例中，目标储存介质可以包括在异构存储系统106中。
[0040]在一些实施例中，异构存储系统106可以包括多个不同类型的储存介质。作为非限制性例子，异构存储系统106可以包括四个不同储存介质(例如，储存介质116、126、136和146等)，每个储存介质都基于不同的存储技术(例如，DRAM, PRAM、闪速存储器、磁存储器等)，并且具有不同的性能特性(例如，易失性、速度、快写速度、非易失性、容量、限制写周期等)。应当明白，上面仅是一个说明性例子，所公开的主题并不局限于此。
[0041 ] 在这种实施例中，可以希望将不同的数据存储于不同类型的存储器中。如上所述，可以配置存储器互连104，以确定哪个储存介质应当存储数据194，或者哪个储存介质正存储数据194，并且将处理器的数据访问路由到期望的储存介质。在各种实施例中，可以配置存储器互连104，以至少部分地根据各种储存介质(例如，储存介质116、126、136和146等)的一个或多个性能特性，将数据访问路由到目标储存介质或者选择的储存介质。
[0042]例如，可以将经常访问的或者被认为是临时数据的一个数据194存储于易失性而快速的储存介质(例如，DRAM储存介质116)中，而可以将很少访问的或者永久(或半永久)存储的一个数据1