一种针对数据流传输的ahb总线接口系统的制作方法
【技术领域】
[0001 ]本发明涉及针对数据流传输的AHB总线接口系统。
【背景技术】
[0002] 随着集成电路技术的日益发展，S0C(System On Chip,片上系统)逐渐成为1C设计 关注的焦点。S0C设计主要有两种方式:一种是以功能设计为基础，即按要求对模块进行功 能划分与设计实现，再集成到一个系统;一种是以组装设计为基础，即由复用IP构成设计系 统。目前，第二种设计方式逐渐成为主流，该种方法可实现更大的规模、更简便的操作等优 势，更符合S0C的设计需求。
[0003] 基于IP复用的S0C系统设计最关键的问题在于IP接口，由于IP模块是由第三方提 供，并不能保证与S0C的片上总线相匹配，因此，一种通用接口标准的设计规范成为解决该 问题的核心。目前片上应用较多的总线主要是AMBA系列总线、AVALON总线、I BM Cor eConnec t总线、0CP总线等，不同的总线各有其特点及适用领域。
【发明内容】
[0004] 本发明是要解决现有方法未能提供一种通用接口而导致IP模块不能与S0C的片上 总线相匹配的问题，而提供了一种针对数据流传输的AHB总线接口系统。
[0005] -种针对数据流传输的AHB总线接口系统，它包括：
[0006] 主控制模块、寄存器组模块、译码控制模块、异常检测模块、突发传输监控模块、提 前终止判断模块、分块传输处理模块、Rd_FIF0模块即读FIFO模块和Wr_FIF0模块即写FIFO 丰旲块；
[0007] 其中，所述主控制模块向各模块发送控制信号，协调各模块之间的通信及与AHB总 线的通信；
[0008] 其中，所述寄存器组模块是由一系列供AHB总线读写的寄存器构成，用于存储AHB 总线传输所需的数据；
[0009] 其中，所述译码控制模块将主控制模块发出的读写请求及地址信息进行译码，控 制寄存器组模块的数据存取；
[0010]其中，所述异常检测模块检测FIFO状态，判断从机是否满足传输要求，通过对Rd_ FIFO模块、Wr_FIF0模块的状态及AHB总线的读写信号进行监控，指示目前的传输是否符合 读写要求；
[0011] 其中，所述突发传输监控模块记录每一次突发传输的数据个数，作为判断突发是 否提前终止或突发传输完成的依据；
[0012] 其中，所述提前终止判断模块检测突发传输是否被迫终止，主机未完成传输失去 对AHB总线的占有，AHB总线交由其他主机使用时，根据提前终止判断模块的判断结果，从机 停止传输数据或与其他主机建立通信；
[0013] 其中，所述分块传输处理模块检测从机是否有能力对该主机进行一次分块传输， 并通知主控制模块向AHB总线发送请求完成分块传输的信号，主机才能继续控制AHB总线。 [0014]发明效果：
[0015] 本发明是针对ARM公司开发的AMBA系列总线中AHB(Advanced High-performance Bus)总线而开发，AHB总线是为高性能、高时钟频率模块而设计的总线标准，主要用于总线 主机、片上存储模块、带FIF0(First input first output，先入先出队列)接口的外设等高 速模块。本发明即是基于AHB总线高性能数据传输的一种简便实现方式，采用FIFO作为总线 与从机进行数据传输的桥梁，简化了从机与总线通信所面对的接口及时序问题，可作为一 种通用的AHB总线数据流传输的方法，并且该方法也适用于支持分块传输的从机。
[0016] 本系统的主要目的是针对AHB总线的从机设计一种规范、方便的接口，该接口能够 满足AHB总线协议的时序要求，并且具有一定的通用性，在处理数据流传输方面尤为适宜。
[0017] 本系统的设计方案选择FIFO作为数据传输的通用接口，FIFO具有时序简单、信号 少、可配置性强等优点，简化了挂载在AHB总线上的用户模块的接口设计。
【附图说明】
[0018] 图1是对主机从机的通信机制说明图；
[0019] 图2是本发明对从机系统的工作示意图；
[0020] 图3是本发明是对从机接口的设计结构图；
[0021 ]图4是对从机接口结构图中的主控制模块的设计图。
【具体实施方式】
[0022]【具体实施方式】一：如图1所示，AHB总线协议是基于中央多路选择器互联方案设计 而成，互联模块包括主机、从机、仲裁器、译码器，该系统的结构示意图如图1所示。AHB总线 支持多主机多从机的通信方式。由仲裁器判定获得AHB总线所有权的主机，并通过控制多路 选择器向从机发送控制信号及写入数据。译码器决定某一个从机数据有效，并通过多路选 择器将有效数据向主机发送。
[0023]如图2所示，对本设计中从机系统说明的示意图，选择FIFO作为数据传输的通用接 口。总线通过发送控制信号选择该从机及与从机间传输的方式。Rd_FIF0向部分寄存器写入 数据，若该次传输为读传输，则总线读取这些寄存器中存储的数据;Wr_FIF0读取部分寄存 器中的数据，若该次传输为写传输，则总线将数据写入这些寄存器中。用户模块可以仅通过 读取FIFO中的状态，控制相应FIFO的信号，实现数据的读入与写出，简化了从机与AHB总线 的接口关系。
[0024]如图3所示，一种针对数据流传输的AHB总线接口系统，它包括主控制模块、寄存器 组模块、译码控制模块、异常检测模块、突发传输监控模块、提前终止判断模块、分块传输处 理模块、Rd_FIF0模块即读FIFO模块和Wr_FIF0模块即写FIFO模块；
[0025]其中，所述主控制模块向各模块发送控制信号，协调各模块之间的通信及与AHB总 线的通信；
[0026]其中，所述寄存器组模块是由一系列供AHB总线读写的寄存器构成，用于存储AHB 总线传输所需的数据；
[0027]其中，所述译码控制模块将主控制模块发出的读写请求及地址信息进行译码，控 制寄存器组模块的数据存取；
[0028] 其中，所述异常检测模块检测FIFO状态，判断从机是否满足传输要求，通过对Rd_ FIFO模块、Wr_FIF0模块的状态及AHB总线的读写信号进行监控，指示目前的传输是否符合 读写要求；
[0029] 其中，所述突发传输监控模块记录每一次突发传输的数据个数，作为判断突发是 否提前终止或突发传输完成的依据；
[0030] 其中，所述提前终止判断模块检测突发传输是否被迫终止，主机未完成传输失去 对AHB总线的占有，AHB总线交由其他主机使用时，根据提前终止判断模块的判断结果，从机 停止传输数据或与其他主机建立通信；
[0031] 其中，所述分块传输处理模块对于具有分块传输能力的从机，若从机未准备好传 输数据，则某主机与从机的通信被告知需要分块传输，则该主机被挂起，不再控制AHB总线； 检测从机是否有能力对该主机进行一次分块传输，并通知主控制模块向AHB总线发送请求 完成分块传输的信号，主机才能继续控制AHB总线；
[0032] 其中，所述从机是指任何具有独立功能的用户模块及其接口，其数据的交换直接 通过两个FIFO模块即Rd_FIF0模块和Wr_FIF0模块进行，若Wr_FIF0模块非空，则读取Wr_ FIFO模块中的数据，若Rd_FIF0模块非满，则用户模块处理后的结果写入Rd_FIF0模块；
[0033]其中，所述Rd_FIF0模块存储用户模块处理完成的数据，其空满状态的信号发送给 异常检测模块及用户模块，用户模块根据其是否满来判断是否写入数据，主控制模块控制 是否读出其数据给寄存器组模块；
[0034]其中，所述Wr_FIF0模块存储需要用户模块处理的数据，其空满状态的信号发送给 异常检测模块及用户模块，用户模块根据其是否空来判断是否读出数据，主控制模块控制 其是否写入寄存器组模块的输出数据。
[0035] 其中，所述AHB总线向从机发送的控制信号包括：H