Puf电路及片上存储加密解密电路的制作方法
【技术领域】
[0001 ]本发明涉及只能IC卡技术领域，具体的说，涉及一种PUF电路及片上存储加密解密电路。
【背景技术】
[0002]中国以及世界各国的银行都在进行“EMV迀移”AMV迀移是指银行放弃之前的使用的磁条卡转而使用安全性能更高的智能IC卡。主要原因是最近几年国际上发生过多起复制磁条卡并盗取银行客户信息及资金。银行为了避免潜在的巨大风险，决定放弃使用磁条卡转而使用安全性更高的金融IC卡。
[0003]金融IC卡是由CPU、总线、密码算法电路、存储器等模块构成的。其中密码算法模块是芯片安全的保障，金融IC卡通过密码算法模块在交易过程中进行签名、认证、加密和解密等工作，来确保每次交易的安全。因为金融IC卡设计复杂，攻击者无法轻松的复制和篡改，只要保证加密用的密钥的保密，就可以保证其安全。
[0004]但是随着科学技术的发展，攻击手段也变得多样和高端。目前的攻击手段主要分为主动攻击和被动攻击。被动攻击主要有侧信道攻击，是指通过采集智能卡工作时的功耗或电磁信号，进行分析，恢复出智能IC卡的密钥。所以对不同的侧信道攻击会有相对应的措施，来减少功耗和电磁信号泄露的密钥的信息量，从而加大攻击者的攻击难度。
[0005]但是对于主动攻击，这些侧信道抗攻击的措施没有效果。比如，攻击者利用例如聚焦离子束(Focused 1n Beam，简称FIB)技术侵入芯片内部，窃取存储器中的数据，得到系统的密钥。为防止侵入式攻击，应该对片上存储器进行加密处理。但是，目前片上存储加密有以下几个难点:
[0006]第一，存取数据的工作非常繁忙，如果使用传统的密码算法加密，那么电路的功耗会非常大，这对嵌入式系统是无法接受的。
[0007]第二，如果用传统的密码算法加密，会严重的影响整个系统的性能。因为密码算法往往需要若干个时钟周期才能完成加密操作，但是片上数据存取只需要一两个时钟周期。
[0008]第三，即使使用流密码产生密钥流，与存取数据做“异或”运算实现片上存储加密解密仍然是有问题。首先，为了能把加密后的数据能顺利的解密出来，加密时用的密钥需要存储，存储密钥流对资源消耗很大。其次，如果用流密码，那么其根密钥应该存储在系统的非挥发存储器中，这也容易受到侵入式攻击。
【发明内容】
[0009]本发明的目的在于提供一种PUF电路及片上存储加密解密电路，以实现低功耗、周期短的片上存储加密解密。
[0010]本发明提供一种PUF电路，包括交叉耦合的第一与非门和第二与非门组成的RS触发器，并且所述第一与非门的输出端作为PUF值。
[0011]进一步的是，该PUF电路还包括作为所述RS触发器的输入的第三与非门和第四与非门，当所述RS触发器的输入从“00”跳变到“I I”时，产生PUF值；
[0012]其中，所述第三与非门的输出端连接所述第一与非门的一个输入端，所述第四与非门的输出端连接所述第二与非门的一个输入端。
[0013I 进一步的是，该PUF电路还包括一个异或门；
[0014]所述第三与非门的输出端和所述第四与非门的输出端连接所述异或门的输入端。
[0015]进一步的是，该PUF电路还包括第五与非门和一个反相器；
[0016]所述第一与非门的输出端和所述第二与非门的输出端连接所述第五与非门的输入端，所述第五与非门的输出端连接所述反相器的输入端；
[0017]所述第五与非门的输出端还连接所述第三与非门的一个输入端和所述第四与非门的一个输入端。
[0018]进一步的是，该PUF电路还包括一个或门；
[0019]所述异或门的输出端和所述反相器的输出端连接所述或门的输入端，所述或门的输出端连接所述第三与非门的另一个输入端和所述第四与非门的另一个输入端。
[0020]本发明还提供一种片上存储加密解密电路，包括HJF单元电路、检错电路和转换器；
[0021]所述PUF单元电路输出的PUF值经过所述检错电路进行检错后，输入所述转换器，所述转换器的输出端用于连接片上存储器；
[0022]所述PUF单元电路中包括多个上述的PUF电路。
[0023]优选的是，所述检错电路包括SM4密码算法电路、比较器、存储器和选择器；
[0024]所述比较器的输入端连接所述SM4密码算法电路和所述存储器，所述比较器的输出端连接所述选择器的控制端；
[0025]所述选择器连接在所述PUF单元电路与所述转换器之间。
[0026]优选的是，所述PUF单元电路中的PUF电路的数量为128个。
[0027]本发明带来了以下有益效果:本发明提供的PUF电路基于同步RS触发器，利用同步RS触发器从不定态跳变到保持态时，同步RS触发器的一个输出值为“O”还是为“I”是不定的特点。至于输出值偏向哪个值，则取决于工艺上的偏差。并且，本发明提供的片上存储加密解密电路中的HJF单元电路无需外部的激励，是一个反馈并自控的电路。电路规模小，功耗低，适用于资源有限的嵌入式系统，非常适合加密片上存储器数据。
[0028]本发明的其它特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
【附图说明】
[0029]为了更清楚的说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍:
[0030]图1是本发明实施例提供的PUF电路的电路图；
[0031 ]图2是本发明实施例提供的片上存储加密解密电路中SM4密码算法电路的示意图；
[0032]图3是本发明实施例提供的片上存储加密解密电路的示意图。
【具体实施方式】
[0033]以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
[0034]如图1所示，本发明实施例提供一种物理不可克隆函数(Physical UnclonableFunct1n，简称PUF)电路，包括交叉耦合的第一与非门I和第二与非门2组成的RS触发器。其中，第二与非门2的输出端Q通过线A连接第一与非门I的一个输入端，第一与非门I的输出端P通过线B连接第二与非门2的一个输入端。
[0035]本实施例中，将第一与非门I的输出端Q作为PUF值。RS触发器输入端R和S为“00”时，输出端Q和P必然是“I I”。但是输入端R和S从“00”跳变到“II”时，Q和P跳变成什么值是不定的，与非型PUF电路是正是利用了 RS触发器的这一点。当线A和第一与非门I的延时比另一路线B和第二与非门2的延时短时，Q端的值会被置为“O”，P端的值会保持为“I” ；反之，线A和第一与非门I的延时比另一路线B和第二与非门2的延时长时，P端的值会被置为“O”，Q端的值会保持为“I”。
[0036]进一步的是，本发明实施例提供的PUF电路还包括第三与非门3和第四与非门4，作为RS触发器的输入，从而构成同步RS触发器。其中，第三与非门3的输出端连接第一与非门I的一个输入端，第四与非门4的输出端连接第二与非门2的一个输入端，线C连接至第三与非门3的一个输入端和第四与非门4的一个输入端。
[0037]如果线C的值为“O”，那么RS线上的值无论怎么变化，RS触发器的输出Q和P都不会改变，所以只有C线的值为“I”时RS触发器才会被打开。
[0038]当RS触发器的输入从“00”跳变到“11”时，即可产生PUF值。为了保证这一点，本实施例中还设置了一个异或门6，并将第三与非门3的输出端和第四与非门4的输出端连接至异或门6的输入端，以保证RS触发器的输入是一致的(只能是“00”或“I I”)，否贝IJPUF电路不会关闭。
[0039]在C线的值为“I”的情况下，整个PUF电路会形成振荡电路，意味着PUF电路不停的在跳转，就会有持续的功耗，这对嵌入式应用是不可接受的。为了保证RS触发器得到PUF值之后自动关闭，本实施例中还设置了第五与非门5和一个反相器7。其中，第一与非门I的输出端和第二与非门2的输出端连接第五与非门5的输入端，第五与非门5的输出端连接反相器7的输入端，第五与非门5的输出端还连接第三与非门3的另一个输入端和第四与非门4的另一个输入端。
[0040]这样可以确保只要P和