时序控制电路的制作方法
【技术领域】
[0001] 本发明涉及一种时序控制电路。
【背景技术】
[0002] 当前的计算机或服务器的电源通常都包括三种输出电压，即12V、5V及3. 3V三种 电压。在电源规范中规定的上述三种电压的上电时间（即电压达到有效电压的时间)均为毫 秒级别，然而主板的脉冲管理芯片的反应时间为微秒级别。因此，在主板启动过程中需要同 时使用上述三种电压时，三种电压的上电时间不一致可能打乱主板脉冲管理芯片的上电时 序。
【发明内容】
[0003] 鉴于此，有必要提供一种确保主板脉冲管理芯片上电时序的时序控制电路。
[0004] 一种时序控制电路，用于控制一管理芯片的时序，该时序控制电路包括： 第一比较器，所述第一比较器的第一输入端经第一电阻连接于第一电压输入端，所述 第一比较器的第一输入端还经第二电阻接地，所述第一比较器的第二输入端连接第一参考 电压端； 第二比较器，所述第二比较器的第一输入端经第三电阻连接于第二电压输入端，所述 第二比较器的第一输入端还经第四电阻接地，所述第二比较器的第二输入端连接第二参考 电压端； 第三比较器，所述第三比较器的第一输入端经第五电阻连接于第三电压输入端，所述 第三比较器的第一输入端还经第六电阻接地，所述第三比较器的第二输入端连接第三参考 电压端； 第一逻辑单元，所述第一逻辑单元的第一输入端连接于所述第一比较器的输出端，所 述第一逻辑单元的第二输入端连接所述第二比较器的输出端，所述第一逻辑单元的输出端 连接所述管理芯片的一复位单元的输入端；及 第二逻辑单元，所述第二逻辑单元的第一输入端连接所述管理芯片的所述复位单元的 输出端，所述第二逻辑单元的第二输入端连接所述第三比较器的输出端，所述第二逻辑单 元的输出端连接所述管理芯片的使能端； 所述第一至第三参考电压端分别输出第一至第三参考电压，所述第一电压输入端输入 电压超过第一预设值时，所述第一比较器输出第一信号，所述第二电压输入端输入电压超 过第二预设值时，所述第二比较器输出第二信号，所述第三电压输入端输入电压超过第三 预设值时，所述第三比较器输出第三信号，所述第一逻辑单元接收第一及第二信号时输出 第四信号，所述管理芯片的复位单元接收第四信号时输出第五信号，所述第二逻辑单元接 收第三信号及第五信号时输出第六信号启动所述管理芯片。
[0005] 所述时序控制电路可以确保所述管理芯片启动时从第一至第三电压输入端接收 到有效输入电压，以保证管理芯片能按正常的时序上电。
【附图说明】
[0006] 图1为本发明时序控制电路的较佳实施方式的电路图。
[0007] 主要元件符号说明
如下【具体实施方式】将结合上述附图进一步说明本发明。
【具体实施方式】
[0008] 请参考图1，时序控制电路10的较佳实施方式包括第一电压输入端P12V、第二电 压输入端P5V、第三电压输入端P3V3、电阻R1-R6、第一比较器U1、第二比较器U2、第三比较 器U3、第一逻辑单元L1以及第二逻辑单元L2。所述时序控制电路10用于控制一主板的管 理芯片的上电时序，所述管理芯片的复位单元C1与所述时序控制电路10的第一逻辑单元 L1以及第二逻辑单元L2相连。
[0009] 所述第一比较器U1的第一输入端3经电阻R1连接于第一电压输入端P12V，所述 第一比较器U1的第一输入端3还经电阻R2接地，所述第一比较器U1的第二输入端2连接 一第一参考电压端VI。
[0010] 所述第二比较器U2的第一输入端3经电阻R3连接于第二电压输入端P5V，所述第 二比较器U2的第一输入端3还经电阻R4接地，所述第二比较器U2的第二输入端2连接一 第二参考电压端V2。
[0011] 所述第三比较器U3的第一输入端3经电阻R5连接于第三电压输入端P3V3,所述 第三比较器U3的第一输入端3还经电阻R6接地，所述第三比较器U3的第二输入端2连接 一第三参考电压端V3。
[0012] 所述第一逻辑单元L1的第一输入端1连接于所述第一比较器的输出端1，所述第 一逻辑单元L1的第二输入端2连接所述第二比较器的输出端1，所述第一逻辑单元L1的输 出端4连接所述管理芯片的所述复位单元C1的输入端1。
[0013] 所述第二逻辑单元L2的第一输入端1连接所述管理芯片的所述复位单元C1的输 出端2,所述第二逻辑单元L2的第二输入端2连接所述第三比较器U3的输出端1，所述第 二逻辑单元L2的输出端4连接所述管理芯片的使能端EN。
[0014] 在本实施方式中，所述第一比较器U1、第二比较器U2及第三比较器U3均为电压比 较器，所述第一比较器U1的第一输入端3为正相输入端，所述第一比较器U2的第二输入端 2为反相输入端；所述第二比较器U2的第一输入端3为正相输入端，所述第二比较器U2的 第二输入端2为反相输入端；所述第三比较器U3的第一输入端3为正相输入端，所述第三 比较器U3的第二输入端3为反相输入端。
[0015] 本实施方式中，所述第一逻辑单元L1及第二逻辑单元L2均为与门。所述管理芯 片为一脉冲宽度管理芯片。
[0016] 使用时，所述第一电压输入端P12V为所述时序控制电路10提供第一电压，所述第 二电压输入端P5V为所述时序控制电路10提供第二电压，所述第三电压输入端P3V3为所 述时序控制电路10提供第三电压。所述第一电压经电阻R1及电阻R2分压后输出一第一 分压电压，所述第一比较器U1的第一输入端3接收第一分压电压，所述第一比较器U1的第 二输入端2从所述第一参考电压端VI接收第一参考电压；所述第二电压经电阻R3及电阻 R4分压后输出一第二分压电压，所述第二比较器U2的第一输入端3接收第二分压电压，所 述第二比较器U2的第二输入端2从所述第二参考电压端V2接收第二参考电压；所述第三 电压经电阻R5及电阻R6分压后输出一第三分压电压，所述第三比较器U3的第一输入端3 接收第三分压电压，所述第三比较器U3的第二输入端2从所述第三参考电压端V2接收第 三参考电压。
[0017] 在电源开始为所述主板供电这一过程中，所述第一电压、第二电压及第三电压分 别具有不同的响应时间，在各自的响