第I个周期时，s e I e c t i on_c tr I模块检测到TLP_stp有效(TLP_stp等于1，STP在DWO上)，则产生控制信号使能CRC32_parallelxl20模块工作，并控制而乂选择32’1^€€€€€€€作为模块的初始值，以及控制丨11_8616(^丨011模块产生1'1^[127:8]作为模块计算的输入；第2个周期时，％16(^1011_(3“1模块使能01^32_parallelxl28模块工作，并控制MUX选择CRC32_parallelxl20模块的输出值作为当前计算的初始值，TLP[127:0]作为计算的输入计值;第3-(n-l)个周期时，select1ructrl模块使能CRC32_parallelxl28模块工作，并控制MUX选择CRC32_parallelxl28模块的输出值作为当前计算的初始值，TLP[ 127:0]作为计算的输入计值;第η个周期时，select1n_ctrl模块检测到1'1^_611(1有效(1'1^_611(1等于4 4_在0￥2上)，则产生控制信号使能01^3 2_para Ilel x56模块工作，控制MUX选择CRC32_para Ilelxl 28模块的输出作为模块计算的初始值，以及控制in_select1n模块产生TLP[55:0]作为模块计算的输入，并根据TLP_end值选择CRC32_para11e Ix56模块的计算输出作为当前TLP的最终LCRC值;在第η个周期上时同时还检测到!'1^_8七？有效(1'1^_8七？等于8，3了？在013上)，因此还会同时使能0队3 2_parallelx24模块工作，计算方法与第I个周期时相同。
[0061]综上可知，通过本发明的实施，至少存在以下有益效果:
[0062]本发明提供了一种新的TLP生成方法，通过控制处理层生成初始TLP，初始TLP包括预留字段、头字段、数据字段及摘要字段，预留字段包括空白的开始标志字段、序列号字段、LCRC字段及结束标志字段，控制数据链路层和物理层计算并填写预留字段，生成最终的TLP;在生成TLP的过程中，由于不需要对TLP包进行移位，因此减小了TLP的传输延时。进一步的，采用全并行的结构对LCRC值进行计算，实现处理背靠背TLP而不丢包，保证了 TLP传输带宽。进一步的，对背靠背TLP拆分处理，并对不同输入位宽的并行CRC电路复用，减少了电路资源开销。
[0063]以上仅是本发明的【具体实施方式】而已，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施方式所做的任意简单修改、等同变化、结合或修饰，均仍属于本发明技术方案的保护范围。
【主权项】
1.一种用于高速外部设备互连总线系统的处理层数据包生成方法，所述高速外部设备互连总线系统包括处理层、数据链路层及物理层，其特征在于，所述处理层数据包生成方法包括: 控制所述处理层生成初始处理层数据包，所述初始处理层数据包包括预留字段、头字段、数据字段及摘要字段，所述预留字段包括空白的开始标志字段、序列号字段、链路层循环冗余校验字段及结束标志字段； 控制所述数据链路层和所述物理层计算并填写所述预留字段，生成最终的处理层数据包。2.如权利要求1所述的处理层数据包生成方法，其特征在于，所述计算并填写所述预留字段生成最终的处理层数据包包括:控制所述物理层确定并填写开始标志字段及结束标志字段，控制所述数据链路层确定并填写所述序列号字段，控制链路层循环冗余校验电路计算并填写所述链路层循环冗余校验字段。3.如权利要求2所述的处理层数据包生成方法，其特征在于，所述链路层循环冗余校验电路包括多个不同输入位宽的并行循环冗余校验电路;所述控制所述链路层循环冗余校验电路计算并填写链路层循环冗余校验字段包括:根据所述初始处理层数据包的有效数据位宽，使能对应输入位宽的并行循环冗余校验电路计算并填写所述链路层循环冗余校验。4.如权利要求3所述的处理层数据包生成方法，其特征在于，所述使能对应输入位宽的并行循环冗余校验电路计算所述链路层循环冗余校验包括:检测到所述开始标志字段，基于所述开始标志字段确定第一周期的有效数据位宽，选择第一周期的并行循环冗余校验电路，并产生所述第一周期的并行循环冗余校验电路的初始值，计算出输出值;在下一周期选择与内部总线数据位宽对应的并行循环冗余校验电路，将前一周期的并行循环冗余校验电路的输出值作为本周期的并行循环冗余校验电路的初始值，计算出输出值;检测到所述结束标志字段，基于所述结束标志字段确定最后一周期的有效数据位宽，选择最后一周期的并行循环冗余校验电路，将前一周期的并行循环冗余校验电路的输出值作为本周期的并行循环冗余校验电路的初始值，计算出输出值，并将其作为所述链路层循环冗余校验。5.如权利要求1至4任一项所述的处理层数据包生成方法，其特征在于，还包括:当所述初始处理层数据包为背靠背处理层数据包时，检测所述初始处理层数据包的开始标志字段及结束标志字段，将所述背靠背处理层数据包拆分为两个待处理的初始处理层数据包，同时处理所述两个待处理的初始处理层数据包。6.如权利要求5所述的处理层数据包生成方法，其特征在于，所述同时处理所述两个待处理的初始处理层数据包包括:复用不同输入位宽的并行循环冗余校验电路，计算所述链路层循环冗余校验字段。7.—种用于高速外部设备互连总线系统的处理层数据包生成装置，所述高速外部设备互连总线系统包括处理层、数据链路层及物理层，其特征在于，所述处理层数据包生成装置包括: 预留模块，用于控制所述处理层生成初始处理层数据包，所述初始处理层数据包包括预留字段、头字段、数据字段及摘要字段，所述预留字段包括空白的开始标志字段、序列号字段、链路层循环冗余校验字段及结束标志字段； 控制模块，用于控制所述数据链路层和所述物理层计算并填写所述预留字段，生成最终的处理层数据包。8.如权利要求7所述的处理层数据包生成装置，其特征在于，所述控制模块用于控制所述物理层填写开始标志字段及结束标志字段，控制所述数据链路层填写所述序列号字段，控制链路层循环冗余校验电路计算并填写所述链路层循环冗余校验字段。9.如权利要求8所述的处理层数据包生成装置，其特征在于，所述链路层循环冗余校验电路包括多个不同输入位宽的并行循环冗余校验电路;所述控制模块用于根据所述初始处理层数据包的有效数据位宽，使能对应输入位宽的并行循环冗余校验电路计算并填写所述链路层循环冗余校验。10.如权利要求9所述的处理层数据包生成装置，其特征在于，所述控制模块用于检测到所述开始标志字段，基于所述开始标志字段确定第一周期的有效数据位宽，选择第一周期的并行循环冗余校验电路，并产生所述第一周期的并行循环冗余校验电路的初始值，计算出输出值;在下一周期选择与内部总线数据位宽对应的并行循环冗余校验电路，将前一周期的并行循环冗余校验电路的输出值作为本周期的并行循环冗余校验电路的初始值，计算出输出值;检测到所述结束标志字段，基于所述结束标志字段确定最后一周期的有效数据位宽，选择最后一周期的并行循环冗余校验电路，将前一周期的并行循环冗余校验电路的输出值作为本周期的并行循环冗余校验电路的初始值，计算出输出值，并将其作为所述链路层循环冗余校验。11.如权利要求7至10任一项所述的处理层数据包生成装置，其特征在于，所述控制模块还用于当所述初始处理层数据包为背靠背处理层数据包时，检测所述初始处理层数据包的开始标志字段及结束标志字段，将所述背靠背处理层数据包拆分为两个待处理的初始处理层数据包，同时处理所述两个待处理的初始处理层数据包。12.如权利要求11所述的处理层数据包生成装置，其特征在于，所述控制模块用于复用不同输入位宽的并行循环冗余校验电路，计算所述链路层循环冗余校验字段。13.—种高速外部设备互连总线系统，其特征在于，包括如权利要求7至12任一项所述的处理层数据包生成装置，使用所述处理层数据包生成装置生成处理层数据包。
【专利摘要】本发明提供了一种处理层数据包生成方法、装置及PCI？Express系统，该方法包括：控制处理层生成初始TLP，初始TLP包括预留字段、头字段、数据字段及摘要字段，预留字段包括空白的开始标志字段、序列号字段、LCRC字段及结束标志字段；控制数据链路层和物理层计算并填写预留字段，生成最终的TLP。通过本发明的实施，在生成TLP的过程中，由于不需要对TLP包进行移位，因此减小了TLP的传输延时。
【IPC分类】G06F13/38, G06F13/42
【公开号】CN105608029
【申请号】CN201510963001
【发明人】刘应
【申请人】深圳市同创国芯电子有限公司
【公开日】2016年5月25日
【申请日】2015年12月17日