基于可重复配置单元的fpga局部互联资源自动化测试方法
【技术领域】
[0001]本发明属于集成电路技术领域，具体涉及一种FPGA(现场可编程门阵列)中局部互联资源的遍历测试方法。
【背景技术】
[0002]现场可编程门阵列(Field Programmable Gate Array, FPGA)，作为一种可编程逻辑器件，既解决了专用集成电路设计周期长，制造成本高和生产工艺复杂的不足，又避免了原有可编程逻辑器件门电路数量有限和工作频率较低的缺点。FPGA可以通过硬件描述语言对其编程，用户使用硬件描述语言设计电路，再通过相应的FPGA配套软件进行布局布线后，生成位流文件下载到FPGA芯片中，从而将FPGA芯片快速配置成用户所需要的电路。
[0003]互联资源是FPGA芯片中最重要的部分，大概占据了60?80%的硬件资源H，所以对互联资源的测试是FPGA测试过程中最为重要的部分。FPGA互联测试一般可分为与应用无关的测试3和与应用相关的测试4两种形式，这其中以前者更为重要。首先，与应用无关的互联测试要遍历测试到FPGA芯片中所有的互联资源，以确保在任意的用户配置下，FPGA都能正确地工作。其次，由于FPGA中局部互联资源与周围的逻辑电路单元是紧密相关的，所以对局部互联的测试就不可避免地需要配置逻辑电路单元，这也给局部互联测试增加了难度。最后，现代FPGA中通常会包含一些IP核，所以对FPGA局部互联的遍历测试也应该包含这些与IP核相关的局部互联资源。
[0004]通常情况下，在测试中对FPGA芯片施加激励和读取响应的时间是很短，主要的时间则耗费在对FPGA的编程下载上，一般情况下这一时间可以达到数秒到数分钟5。所以，衡量一种测试方法优劣的标准就包括了故障覆盖率和测试所需时间，也就是测试中所用到的配置数目。
[0005]目前国际上FPGA互联测试集中在全局互联测试上，对局部互联测试方法研究相对较少。现有FPGA局部互联测试方法大多是基于学术界使用的连接盒和开关盒(CB和SB)模型，将局部互联简单地抽象为多路选择器，然后用类似总线测试的方法和异或树的结构实现对FPGA局部互联的遍历测试6。但是，实际FPGA局部互联的复杂程度远远超过多路选择器这样的学术研究模型，所以这类测试方法会导致局部互联故障覆盖率的大大下降而不实用。对FPGA局部互联的测试不同于对全局互联的测试，主要体现在测试全局互联资源时，仅全局线网和全局开关被配置和使用到，FPGA中的逻辑资源很少或没有被使用到。这是由于全局互联资源与FPGA的逻辑电路资源相对独立，测试时不需要特别配置逻辑电路资源。但是对于局部互联资源，因为其与周围的逻辑电路是紧密相连的，绝大部分的开关和线段只有在逻辑电路被使用到时才能被测试到。所以，对FPGA局部互联的测试就需要先配置好相应的逻辑电路资源。另一种测试局部互联的方法是采用内建自测试(BIST)的思想，将FPGA中一部分资源配置好来测试另一部分资源。然后再通过解决图的着色问题来获得最少的测试配置数目7。然而，随着FPGA的规模越来越大，局部互联资源通常含有百万量级的互联线段和开关，导致该方法的复杂度急剧增加。
[0006]参考文献:
[1]MarrakchiZj Mrabet H， Farooq Uj et al.FPGA interconnect topologiesexplorat1n[J].1nternat1nal Journal of Reconfigurable Computing, 2009，2009: 6.[2]RuanA ff, Tian ff, Ni B， et al.A hierarchical switch matrix andinterconnect resources test in Virtex-5 FPGA[C]//Integrated Circuits (ISIC)，2014 14th Internat1nal Symposium on.1EEE, 2014: 111-114.[3]TahooriM B， Mitra S.Applicat1n-1ndependent testing of FPGAinterconnects[J].Computer-Aided Design of Integrated Circuits and Systems,IEEE Transact1ns on, 2005， 24(11): 1774-1783.[4]TahooriM.Applicat1n-dependent testing of FPGAs[J].Very Large ScaleIntegrat1n (VLSI) Systems, IEEE Transact1ns on, 2006，14(9): 1024-1033.[5]TahooriM B， Mitra S.Automatic configurat1n generat1n for FPGAinterconnect testing[C]// IEEE, 2003: 134.[6 JRenovelI M，Portal J M，Figueras J，et al.Testing the LocalInterconnect Resources of SRAM-Based FPGA's[J].Journal of ElectronicTesting, 2000， 16(5): 513-520.[7]SunXj Xu J， Alimohammad A， et al.Minimal test configurat1ns forFPGA local interconnects[C]//Electrical and Computer Engineering, 2002.1EEECCECE 2002.Canadian Conference on.1EEE, 2002， 1: 427-432.[8]FU，Yongj et al.〃A Full Coverage Test Method for Configurable LogicBlocks in FPGA, Chinese Journal of Electronics 22.3 (2013).0
【发明内容】
[0007]本发明的目的在于针对现代FPGA的互联结构，提出一种配置次数少、可移植性好、复杂度低的FPGA局部互联的高故障覆盖率测试方法。
[0008]一种典型的FPGA结构如图1所示，其中每个Tile代表一个逻辑电路单元，整个FPGA芯片就是由这样的一个个逻辑电路单元块组成的阵列。Tile之间的资源为互联线段，可以将不同的Tile连接起来。每个Tile内部包含了一个基本的逻辑电路单元(LOGIC BLOCK)和一个与之相连的互联模块(GRM)，这个基本的电路逻辑单元可以是CLB(可编程逻辑单元)，BRAM(块RAM)，DSP(数字信号处理器)，1B(输入输出单元)或者其他IP核。一般地，FPGA中的互联资源可以分为全局互联资源和局部互联资源。全局互联是指全局布线通道内的互联线段和互联开关，主要是将信号在Tile与Tile之间传递。局部互联是指那些将逻辑电路单元的输入输出信号与全局互联相连接的互联资源，包括了局部线网和局部开关。一种典型的FPGA互联结构如图2所示。
[0009]对于FPGA局部互联的遍历测试，为了降低测试配置的难度同时保证较高的故障覆盖率，就需要充分利用FPGA片内丰富的逻辑电路资源以及阵列的规律性^在本发明中，将局部互联与周围的逻辑电路组合到一起，构成可重复的配置单元。然后将这些单元的上级输出作为下级的输入，依次首位相连，重复至整个FPGA阵列，如图3所示。
[0010]本发明中，重复配置单元的构建可以有多种方法，例如:
对于CLB和局部互联组成的重复配置单元，可以采用课题组提出的方法8，将CLB中的查找表配置成异或的逻辑运算形式，使得其输出信号与输入信号完