一种单线通信mtp烧录协议及基于该协议的烧录装置的制造方法
【专利摘要】本发明公开了一种单线通信的MTP烧录协议及基于该协议的烧录装置，该烧录协议包括有开始位SOF、方向位、数据位和结束位EOF；该烧录装置包括有烧录接口及烧录模块，所述烧录接口设置电源VDD、地和数据DATA三根线，不设置时钟线。本发明能够提高烧录机可同时烧录MCU的数量，提供了烧录效率。
【专利说明】
一种单线通信MTP烧录协议及基于该协议的烧录装置
技术领域
[0001]本发明属于集成电路的技术领域，特别涉及具有可多次编程的存储元件的烧录装置。
【背景技术】
[0002]MTP(Multiple-Time Programmable:多次可编程存储器”)是目前在编程技术中一种应用比较广泛的存储器，其通常是结合MCU存储器来应用的。
[0003]随着MTP存储器面积越来越接小，而且可以多次编程的优点，广泛用于M⑶存储器，以及DRAM和SRAM大容量存储器作备份。MTP的容量也越来越大，烧录的时间必然会越来越长，那么提高烧录机同时烧录的数量，相当于减少用户的成本。
[0004]对于采用MTP作为存储器的MCU，需要一个烧录接口。为了提高烧录机可同时烧录MCU的数量，一般采用一根数据线和一根时钟线，用串行的方式进行数据交互，如附图1所示，烧录机通过电源VDD、地(VSS)、时钟CLK和数据DATA四根线，与MCU进行通信，完成烧录和读取数据。
【发明内容】
[0005]为解决上述问题，本发明的目的在于提供一种单线通信的MTP烧录协议及基于该协议的烧录装置，该烧录协议及烧录装置能够提高烧录机可同时烧录MCU的数量。
[0006]本发明的另一个目的在于提供一种单线通信的MTP烧录协议及基于该协议的烧录装置，该烧录协议及烧录装置可以利用现有的数字集成电路，易于实现，控制简单，实现成本低廉。
[0007]为实现上述目的，本发明的技术方案如下。
[0008]一种单线通信的MTP烧录协议，其特征在于所述协议包括有开始位S0F、方向位、数据位和结束位EOF。
[0009]所述开始位SOF为一个Bit “O”和一个Bit “I”，所述方向位“R/W”，此位为“I”表示烧录机发送给MCU的数据，此位如果为“O”表示MCU发送给烧录机的数据，所述数据位表示有8个Bi t数据阶段，所述结束位EOF为I个Bi t “I”。
[0010]上述协议中，在开始位SOF阶段完成波特率的计算，得出采样点的位置。
[0011]具体地说，在开始位SOF的第一个下降沿和第一个上升沿之间，采用内部高频时钟计数，得到的计数值T就是一个Bit数据的宽度，即为波特率，采样点的位置在T/2取整数部分M，M左边点M-1，M右边点M+1，由此三个位置决定;三个采样点中起码有两个采样值为I，得到的结果才为I，否则为O。
[0012]一种单线通信的MTP烧录装置，所述烧录装置包括有烧录接口及烧录模块，其特征在于所述烧录接口设置电源VDD、地(VSS)和数据DATA三根线，不设置时钟线。
[0013]进一步，所述烧录模块至少包括有SOF检测模块、Buffer模块及控制模块;其中SOF检测模块完成开始位SOF的波特率计算;Buffer模块为数据的缓冲，MCU核写入和读取数据通过此Buffer来传递信息;控制模块进行开始位SOF、方向位、数据位和结束位EOF的组装和拆装;SOF检测模块与Buffer模块进行通讯，Buffer模块则与控制模块进行通讯。
[00?4]所述烧录模块，进一步包括有同步模块，所述同步模块为Sync同步模块，同步从MCU内核SFR过来的控制信号。
[0015]进一步，所述烧录模块设置与M⑶内，Sync同步模块与SFR连接。
[0016]因此，本发明在烧录接口中减少了时钟线，只剩下电源VDD、地(VSS)和数据DATA三根线，其中电源VDD、地(VSS)是都可以共用的，那么减少一个时钟线，烧录机同时烧录MCU的数量可以提高将近一倍，大大提供了烧录的效率。
【附图说明】
[0017]图1是现有技术所实施的烧录接口示意图。
[0018]图2是本发明所实施的烧录接口示意图。
[0019]图3为本发明所实现的通讯协议结构图。
[0020]图4为本发明所实现计算采样点的位置的示意图。
[0021 ]图5为本发明所实现烧录装置的结构图。
【具体实施方式】
[0022]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0023]通常情况下，如图1所示，烧录机通过电源VDD、地(VSS)、时钟CLK和数据DATA四根线，与MCU进行通信，完成烧录和读取数据。实现了一种单线通信的MTP烧录方法，如图2所示，本发明省去时钟线，只剩下电源VDD、地(VSS)和数据DATA三根线，进一步提高烧录机可同时烧录MCU的数量。
[0024]同时，在MCU内部设置一个较高频率时钟，采用此内部时钟进行同步。由于在烧录接口中减少时钟线，只剩下电源VDD、地(VSS)和数据DATA三根线，其中电源VDD、地(VSS)是都可以共用的，那么减少一个时钟线，烧录机同时烧录MCU的数量可以提高将近一倍。
[0025]下面的实例中采用频率为16MHz，精度是1%，数据线通信的频率是500KHZ。为了适应一根数据线通信，本发明还提出一种特定的通信协议，包括开始位S0F、方向位、数据位和结束位EOF。
[0026]如图3所示，为本发明采用的通信协议，该协议包括开始位S0F、方向位、数据位和结束位EOF。开始位SOF为一个Bit “O”和一个Bit “I”。方向位“R/W”，此位为“I”表示烧录机发送给MCU的数据，此位如果为“O”表示MCU发送给烧录机的数据。数据位表示有8个Bit数据阶段。结束位EOF为I个Bit “I”。
[0027]如图4所示，在开始位SOF阶段完成波特率的计算，得出采样点的位置。在开始位SOF的第一个下降沿和第一个上升沿之间，采用内部高频时钟计数，得到的计数值T就是一个Bit数据的宽度，即为波特率。在设计实例中采用内部高频时钟计数为16MHz，精度为1%，通信的波特率最快是500KHz，所以得到计数值T>30。采样点的位置在T/2取整数部分M，M左边点M-1，M右边点M+1。三个采样点中起码有两个采样值为I，得到的结果才为I，否则为O。
[0028]根据得到的一个Bit数据宽度T，以及采样点，完成方向位“R/W”、数据阶段DATA和结束位EOF的接收或者发送。基于以上的基本通信，再把数据阶段DATA不断地打包成所需的“地址”、“数据”或者“命令”，完成烧录机对MCU端MTP的读取或者烧录。
[0029]如图5所示，为MCU端烧录通信模块的设计实例，其中SOF检测模块完成开始位SOF的波特率计算;Buf fer模块为数据的缓冲，MCU核写入和读取数据通过此Buf fer来传递信息;控制模块进行开始位S0F、方向位、数据位和结束位EOF的组装和拆装;Sync为同步模块，同步从MCU内核SFR过来的控制信号。
[0030]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种单线通信的MTP烧录协议，其特征在于所述协议包括有开始位SOF、方向位、数据位和结束位EOF。2.如权利要求1所述的单线通信的MTP烧录协议，其特征在于所述开始位SOF为一个Bit“O”和一个Bi t “I”，所述方向位“R/W”，此位为“I”表示烧录机发送给MCU的数据，此位如果为“O”表示MCU发送给烧录机的数据，所述数据位表示有8个Bit数据阶段，所述结束位EOF为I个 Bit “I”。3.如权利要求2所述的单线通信的MTP烧录协议，其特征在于在开始位SOF阶段完成波特率的计算，得出采样点的位置。4.如权利要求3所述的单线通信的MTP烧录协议，其特征在于具体地说，在开始位SOF的第一个下降沿和第一个上升沿之间，采用内部高频时钟计数，得到的计数值T就是一个Bit数据的宽度，即为波特率，采样点的位置在T/2取整数部分M，M左边点M-1，M右边点M+1，由此三个位置决定;三个采样点中起码有两个采样值为I，得到的结果才为I，否则为O。5.一种单线通信的MTP烧录装置，所述烧录装置包括有烧录接口及烧录模块，其特征在于所述烧录接口设置电源VDD、地和数据DATA三根线，不设置时钟线。6.如权利要求5所述的单线通信的MTP烧录装置，其特征在于所述烧录模块至少包括有SOF检测模块、Buffer模块及控制模块；其中SOF检测模块完成开始位SOF的波特率计算；Buf fer模块为数据的缓冲，MCU核写入和读取数据通过此Buffer来传递信息;控制模块进行开始位S0F、方向位、数据位和结束位EOF的组装和拆装；SOF检测模块与Buff er模块进行通讯，Buf f er模块则与控制模块进行通讯。7.如权利要求6所述的单线通信的MTP烧录装置，其特征在于所述烧录模块，进一步包括有同步模块，所述同步模块为Sync同步模块，同步从MCU内核SFR过来的控制信号。8.如权利要求7所述的单线通信的MTP烧录装置，其特征在于所述烧录模块设置与MCU内，Sync同步模块与SFR连接。
【文档编号】G06F13/42GK105843768SQ201610251203
【公开日】2016年8月10日
【申请日】2016年4月20日
【发明人】黎永健
【申请人】芯海科技（深圳）股份有限公司