专利名称：一种具有极小传输延时的自动整形方法及电路的制作方法
技术领域：
本发明涉及单线传输协议下，为避免级联传输的数据出现错误而进行自动 整形的领域，尤其涉及具有极小传输延时的自动整形方法及实现该方法的电路。
背景技术：
在灯点显示系统中，由于每一个显示控制芯片能控制的灯点数量有限，若要 实现大规模的灯点显示系统，特别是为了节省数量庞大的并联连线，就必须将 显示控制芯片级联以此来控制更多的灯点。灯点是单色灯或者由红色，绿色和 蓝色灯组成的一个像素点。
级联的芯片需要独立地控制与其相连的灯点。数据总线(通常包括数据线， 时钟线，输出使能信号线等)逐级传输数据，这些数据用来控制灯点的显示。 如图1所示，单线传输是所有级联芯片中，数据总线最少的一种传输方式，仅
需要一条数据总线Dbus;灯点显示系统中，多个显示控制芯片级联，级联的第 一个显示控制芯片为第一级芯片101，第二个显示控制芯片为第二级芯片102， 第三个显示控制芯片为第三级芯片103，以此类推，第n个显示控制芯片为第n 级芯片，其中，n为自然数。
用于显示控制的单线传输协议是以数据总线Dbus上的某种沿信号为起始信 号。不失一般性，以上升沿为例。数据总线Dbus的上升沿到来时，通过检测高 电平的维持时间Th作为判断所传输的数据信号是数据0还是数据1的根据。假设数据0代表高电平的维持时间Th为T0，数据1代表高电平的维持时间Th为 Tl，那么，如果T1KT0，则认为传输的数据信号是数据0;如果Th〉Tl，则认 为传输的信号是数据l;其中，时间T1大于T0，在此，之所以在判断阈值T1 和TO之间留有一定时间间隙，是为了与在实际情况中所允许的采样误差范围相 适应。显示控制芯片的数据输入端接收到的数据DATA，以及显示控制芯片的内 部从其数据输入端读到的数据DATA—DISPLAY的时序波形图如图2所示。
当多个显示控制芯片级联时，由于多种原因而造成数据信号在芯片级联过 程中将逐级被衰减。这些原因包括显示控制芯片内部数据传输的延时不同， 显示控制芯片内部对数据上升沿和下降沿的处理不同，显示控制芯片外部数据 总线Dbus的负载不同等。造成的衰减有可能是高电平的衰减，也有可能是低电 平的衰减，且不可控。以高电平衰减为例，由于衰减的逐级积累，如图3所示， 当级联到第n级芯片时，在第一级芯片102处为数据1的数据信号(Th>Tl)逐 渐变成为数据O的数据信号(Th<T0)，级联传输的数据出现了错误。
为了根除级联传输时由于信号衰减所造成的错误，可以采用自动整形技术。 自动整形技术是指将输入的代表的数据0或者数据1的数据信号，经过处理后 再输出相应的标准的数据0或者数据1的数据信号，如图4所示，当判断输入 的数据信号代表的是数据0时，则输出整形为高电平持续时间Th为TO的数据 信号，当判断输入的数据信号代表的是数据1时，则输出整形为高电平持续时 间Th为Tl的数据信号。但是，因为只有当对数据信号进行采样之后，才能判 断输入的数据信号是数据0还是数据1。所以，以判断的结果作为整形电路输出 整形数据信号的依据，都会产生不必要的延时。当数据总线Dbus的上升沿到来时，需要等待一段时间(Ts-T0)后，显示控制芯片的输出端口才向下一级显示 控制芯片输出高电平，其中，Ts代表显示控制芯片的采样时间。在现有的能自 动整形的显示控制芯片中，这段等待的时间(Ts-TO)是必须的，每经过一个显 示控制芯片，所浪费的时间与每个数据的时间长度是相当的，由于级联而累加 的浪费时间则相当可观，如图4所示，第一级芯片101输出延时为(Ts-T0),而 到第n级芯片输出延时则为一 (Ts-T0)。
发明内容
本发明的第一个目的在于解决在单线级联系统中由于自动整形所带来的输 出延时的问题，提供一种具有极小传输延时的自动整形方法。
本发明所采用的技术方案为 一种具有极小传输延时的自动整形方法，其 特征在于首先对代表数据0或者数据1的输入数据信号进行衰减得到待整形 数据信号；所述待整形数据信号同时输入至第一和第二边沿触发脉冲生成模块， 其中，输入数据信号以上升沿或者下降沿为起始信号，相应地，第一和第二边 沿触发脉冲生成模块为上升沿触发或者下降沿触发，二者在上升沿或者下降沿 到来时分别生成相应地高电平或者低电平持续时间为Tl的脉冲信号和高电平或 者低电平持续时间为T0的脉冲信号；衰减的要求为代表数据1的输入数据信号 不会被衰减为高电平或者低电平持续时间小于Ts的待整形数据信号，其中Ts 为显示控制芯片的采样时间，并且T(XTs〈Tl;
当每次待整形数据信号的上升沿或者下降沿到来时，输出的数据信号，即 下级的输入数据信号为在0到Ts时间段内，通过输出第二边沿触发脉冲生成模块输出的数据信号 与待整形数据信号中高电平或者低电平持续时间长的数据信号；
在Ts后，当整形数据信号此时已由高电平或者低电平变为低电平或者高电 平，则输出第二边沿触发脉冲生成模块输出的数据信号与待整形数据信号中高 电平或者低电平持续时间长的数据信号；当待整形数据信号此时仍然为高电平 或者低电平，则输出第一边沿触发脉冲生成模块输出的数据信号。
优选地，所述待整形数据信号同时输入至第一边沿触发脉冲生成模块、第 二边沿触发脉冲生成模块和边沿触发采样脉冲模块，所述边沿触发采样脉冲模 块在上升沿或者下降沿到来的Ts时间后输出采样脉冲；在0到Ts时间段内，通 过所述边沿触发采样脉冲模块控制对输出信号的选择；在Ts后，通过所述边沿 触发采样脉冲模块和待整形数据信号共同控制对输出数据的选择。
优选地，所述输入数据信号先经过边沿整形后再进行衰减而得到所述的待 整形数据信号。
优选地，所述第二边沿触发脉冲生成模块与待整形数据信号通过逻辑或模 块实现输出第二边沿触发脉冲生成模块输出的数据信号与待整形数据信号中高 电平或者低电平持续时间长的数据信号。
优选地，通过选通模块选择输出所述逻辑或模块输出的数据信号或者第一 边沿触发脉冲生成模块输出的数据信号；选通模块默认选通输出逻辑或模块输 出的数据信号，所述选通模块在相应的上升沿或者下降沿触发下改变选通状态， 并在下次输入数据信号的上升沿或者下降沿到来时恢复默认的选通状态；所述 选通模块的触发边沿由采样模块提供，采样模块在得到所述边沿触发采样脉冲模块输出的采样脉冲后对待整形数据信号进行采样。
本发明的第二个目的是提供一种能够实现上述具有极小传输延时的自动整 形方法的电路。
一种具有极小传输延时的自动整形电路，包括
高电平衰减模块，用于对输入数据信号进行衰减，得到待整形数据信号；
第一边沿触发脉冲生成模块，接收所述的待整形数据信号，在上升沿或者 下降沿到来时输出相应的高电平或者低电平持续时间为Tl的数据信号；
第二边沿触发脉冲生成模块，接收所述的待整形数据信号，在上升沿或者 下降沿到来时输出相应的高电平或者低电平持续时间为TO的数据信号；
边沿触发采样脉冲模块，接收所述的待整形数据信号，在上升沿或者下降 沿到来的Ts时间后输出采样脉冲；
逻辑或模块，其两个输入端口分别接收所述第二边沿触发脉冲生成模块输 出的数据信号和待整形数据信号；
选通模块，其两个输入端口分别接收所述第一边沿触发脉冲生成模块和逻 辑或模块输出的数据信号；所述选通模块默认选通逻辑或模块输出的数据信号， 当其选通控制端的上升沿或者下降沿到来时改变默认的选通状态，并在输入数 据信号的上升沿或者下降沿到来时恢复默认的选通状态；以及，
采样模块，其输入端接收待整形数据信号，其使能端接收所述边沿触发采 样脉冲模块输出的数据信号，其输出端与所述选通模块的选通控制端电连接。
优选地，还包括输入信号处理模块，其包括施密特触发器；所述输入数据 信号进入输入信号处理模块完成边沿整形后再输出至高电平衰减模块而得到所述的待整形数据信号。
本发明的有益效果为与现有技术相比，本发明提供的具有极小传输延时的 自动整形方法实现了在对输入数据信号进行判断、进而控制本级灯点的同时， 进行向下一级的同步自动整形输出，即解决了在单线传输协议下，级联传输的 数据出现错误的问题，也可以保证级联信号具有极小的传输延时，在不考虑负 载的情况下，多级级联的传输延时可达到器件级的传输延时。另外，本发明提 供的具有极小传输延时的自动整形方法可以通过简单的电路实现，实现成本较 低。
图1为现有技术下显示控制芯片级联时的连接关系示意图2为现有技术下单线传输协议示意图3为现有技术下未经自动整形的单线级联的波形图4为现有技术下经自动整形后的单线级联的波形图5为本发明所述具有极小传输延时的自动整形电路；
图6为本发明所述具有极小传输延时的自动整形方法的数据流程图7为本发明所述具有极小传输延时的自动整形方法的整形波形图。
具体实施例方式
下面结合附图，对本发明的具体实施作进一步详细说明。
在本实施例中，不失一般性，以单线传输协议是以数据总线Dbus上的上升沿为起始信号为例。本发明提供的用于控制灯点显示的具有极小传输延时的自
动整形单线传输电路500，如图5所示，包括输入信号处理模块510，主要由施 密特触发器实现，用于对通过数据总线Dbus传输的输入信号进行边沿整形，即 将边沿变化缓慢的波形整形为边沿陡峭的波形，输入信号处理模块510输出经 边沿整形的输入信号；输出信号端口 590，与下一级显示控制芯片的数据输入端 电连接，以向其输出整形后的输出数据信号Dout;高电平衰减模块520，接收 所述的经边沿整形的输入信号，并对其进行高电平衰减，输出待整形数据信号。
第一边沿触发脉冲生成模块530、第二边沿触发脉冲生成模块540和边沿触 发采样脉冲模块550均为上升沿触发模块，同时接收由高电平衰减模块520输 出的数据信号；其中，第一边沿触发脉冲生成模块530在上升沿到来时生成高 电平持续时间为T1的脉冲信号；第二边沿触发脉冲生成模块540在上升沿到来 时生成高电平持续时间为TO的脉冲信号；边沿触发采样脉冲模块550在上升沿 到来的Ts后的生成高电平的采样脉冲。
高电平衰减模块520输出的待整形数据信号与第二边沿触发脉冲生成模块 540输出的数据信号分别输入至逻辑或模块570的两个输入端。第一边沿触发脉 冲生成模块530输出的数据信号和逻辑或模块570输出的数据信号分别输入至 选通模块580的两个输入端。待整形数据信号输入至采样模块560的信号输入 端，边沿触发采样脉冲模块550输出的数据信号输入至采样模块560的使能端， 用于控制采样模块560对待整形数据信号的采样，采样模块560的输出信号输 入至选通模块580的选通控制端，用于控制选通模块580是输出第一边沿触发 脉冲生成模块530输出的数据信号还是逻辑或模块570输出的数据信号，其中，选通模块580的默认输出为逻辑或模块570输出的数据信号，当选通控制端的 上升沿到来时，改变选通状态；在此，在数据总线Dbus上传输的数据信号的上 升沿到来时，即输入数据信号Din的上升沿到来时，选通模块580被复位为默 认的选通状态。
输出端口 590是用于驱动输出数据总线负载，主要由具有较大驱动能力的 驱动门实现。
本发明提供的用于控制灯点显示的具有极小传输延时的自动整形单线传输 电路500的具体整形过程如下(具体的数据流请参照图6，波形图请参照图7)
当输入数据信号Din的上升沿进入时，将同时触发第一边沿触发脉冲生成 模块530、第二边沿触发脉冲生成模块540和边沿触发采样脉冲模块550生成相 应的信号。由于选通模块580默认选通的是逻辑或模块570输出的数据信号， 因此，当输入数据信号的上升沿进入时，输出端口 590实际上也同时输出上升 沿，至于输出端口 590输出的高电平的持续时间，说明如下。
如果输入数据信号Din的高电平持续时间Th大于Ts，则认为传输的输入数 据信号Din实际代表数据1，根据图5所示的具有极小传输延时的自动整形单线 传输电路500可知，在0到Ts时间段内，由于边沿触发采样脉冲模块550还没 有输出上升沿触发脉冲，因此采样模块560不会对待整形数据信号进行采样， 因此输出端口 590输出的是选通模块580的默认选通的逻辑或模块570输出的 数据信号，而在O到Ts时间段内，待整形数据信号一直为高电平，因此输出端 口 590与待整形数据信号相同，为高电平；在Ts到Tl时间段中，由于采样模 块560的使能端接收到了上升沿，则对待整形数据信号进行采样，并向选通模块580输出上升沿，因此选通模块580改变选通状态，选通输出第一边沿触发 脉冲生成模块530输出的数据信号，输出端口 590输出高电平；在T1时间后， 输出端口 590输出为第一边沿触发脉冲生成模块530的低电平。进而，实现了 对代表数据l的输入数据信号Din的整形。其中，当数据总线Dbus上传输的数 据信号代表数据1时，高电平衰减模块520对其进行的衰减不会使输入数据信 号Din的高电平持续时间Th小于Ts，这很容易通过选择高电平衰减模块520的 衰减参数进行保证，即可以保证每级自动整形单线传输电路500都可以向下级 显示控制芯片输出高电平持续时间Th为Tl的数据信号。
如果输入数据信号Din的高电平持续时间Th大于TO且小于Ts，则认为输 入数据信号Din实际代表数据0。此时，在O到Ts时间段内，边沿触发采样脉 冲模块550还没有输出上升沿触发脉冲，因此采样模块560不会对待整形数据 信号进行采样，因此，输出端口 590输出的是选通模块580的默认选通的逻辑 或模块570输出的数据信号，即在O到Ts时间段内，输出端口 590的输出待整 形数据信号，即经过衰减的输入数据信号。由于每级显示控制芯片的自动整形 单线传输电路500都将通过高电平衰减模块520对上级输出的数据信号进行衰 减，而且当输入数据信号Din的高电平持续时间Th大于TO且小于Ts时，每级 自动整形单线传输电路500的输出端口 590输出的数据信号均为同级高电平衰 减模块520输出的待整形数据信号，因此，如图7所示，每级自动整形单线传 输电路500将第一级的输入数据信号Din逐级递减，直到衰减为高电平持续时 间Th为TO输入数据信号Din，并由后续的自动整形单线传输电路500完成保 持输出高电平衰减时间Th为TO的操作。进而，通过各级的高电平衰减模块520将不标准的代表数据0的数据信号逐渐衰减为标准的代表数据0的信号。其中， 高电平衰减模块520的衰减时间很小，与数据传输时间相比小2个数量级，可 以忽略不计。
如果输入数据信号Din的高电平持续时间Th小于TO，则同样认为输入数 据信号Din实际代表数据0，采样模块560的输出信号控制选通模块580不改变 选通状态，逻辑或模块570的输出作为输出端口 590输出的数据信号。由于高 电平持续时间Th小于TO，通过逻辑或模块570后，输出端口 590的输出实际 上与第二边沿触发脉冲生成模块540输出的数据信号相同，进而，实现了对代 表数据0的输入数据信号Din的整形。在此，高电平衰减模块520在输入数据 信号Din的高电平持续时间Th小于TO时可以设定为不进行衰减，当然，即使 不设定衰减阈值也不影响输出高电平持续时间Th等于TO的信号。
根据上述分析可知，输出端口 590在输入数据信号Din的上升沿到来时， 即同时输出上升沿，即输入数据信号由显示控制芯片的驱动电路部分控制灯点 和进行整形而向下一级显示控制芯片输出该级的输入数据信号是同时发生的， 并且，在整形过程中仅存在器件级的延时，相对于现有的具有传输延时的自动 整形技术来说，该延时时间非常小；并且具有极小传输延时的自动整形单线传 输电路500将输入数据信号Din进行整形，输出标准的代表数据0或者数据1 的数据信号，也不会在级联传输时出现数据错误的情况。
如果单线传输协议是以数据总线Dbus上的下降沿为起始信号，与上述的自 动整形方法相同，只是第一边沿触发脉冲生成模块530、第二边沿触发脉冲生成 模块540和边沿触发采样脉冲模块550将均为下降沿触发模块，而选通模块580将为通过下降沿的触发而改变默认的选通状态。
综上所述仅为本发明较佳的实施例，并非用来限定本发明的实施范围。即 凡依本发明申请专利范围的内容所作的等效变化及修饰，皆应属于本发明的技 术范畴。
权利要求
1.一种具有极小传输延时的自动整形方法，其特征在于首先对代表数据0或者数据1的输入数据信号进行衰减得到待整形数据信号；所述待整形数据信号同时输入至第一边和第二边沿触发脉冲生成模块，其中，输入数据信号以上升沿或者下降沿为起始信号，相应地，第一和第二边沿触发脉冲生成模块为上升沿触发或者下降沿触发，二者在上升沿或者下降沿到来时分别生成相应地高电平或者低电平持续时间为T1的脉冲信号和高电平或者低电平持续时间为T0的脉冲信号；衰减的要求为代表数据1的输入数据信号不会被衰减为高电平或者低电平持续时间小于Ts的待整形数据信号，其中Ts为显示控制芯片的采样时间，并且T0＜Ts＜T1；当每次待整形数据信号的上升沿或者下降沿到来时，输出的数据信号，即下级的输入数据信号为在0到Ts时间段内，通过输出第二边沿触发脉冲生成模块输出的数据信号与待整形数据信号中高电平或者低电平持续时间长的数据信号；在Ts后，当整形数据信号此时已由高电平或者低电平变为低电平或者高电平，则输出第二边沿触发脉冲生成模块输出的数据信号与待整形数据信号中高电平或者低电平持续时间长的数据信号；当待整形数据信号此时仍然为高电平或者低电平，则输出第一边沿触发脉冲生成模块输出的数据信号。
2. 根据权利要求1所述的一种具有极小传输延时的自动整形方法，其特征在 于所述待整形数据信号同时输入至第一边沿触发脉冲生成模块、第二边沿触 发脉冲生成模块和边沿触发采样脉冲模块，所述边沿触发采样脉冲模块在上升 沿或者下降沿到来的Ts时间后输出采样脉冲；在O到Ts时间段内，通过所述边沿触发采样脉冲模块控制对输出信号的选择；在Ts后，通过所述边沿触发 采样脉冲模块和待整形数据信号共同控制对输出数据的选择。
3. 根据权利要求1所述的一种具有极小传输延时的自动整形方法，其特征在 于所述输入数据信号先经过边沿整形后再进行衰减而得到所述的待整形数据 信号。
4. 根据权利要求2或3所述的一种具有极小传输延时的自动整形方法，其特 征在于所述第二边沿触发脉冲生成模块与待整形数据信号通过逻辑或模块实 现输出第二边沿触发脉冲生成模块输出的数据信号与待整形数据信号中高电 平或者低电平持续时间长的数据信号。
5. 根据权利要求4所述的一种具有极小传输延时的自动整形方法，其特征在 于通过选通模块选择输出所述逻辑或模块输出的数据信号或者第一边沿触发 脉冲生成模块输出的数据信号 ，选通模块默认选通输出逻辑或模块输出的数据 信号，所述选通模块在相应的上升沿或者下降沿触发下改变选通状态，并在下 次输入数据信号的上升沿或者下降沿到来时恢复默认的选通状态；所述选通模 块的触发边沿由采样模块提供，采样模块在得到所述边沿触发采样脉冲模块输 出的采样脉冲后对待整形数据信号进行采样。
6. —种具有极小传输延时的自动整形电路，其特征在于包括 高电平衰减模块，用于对输入数据信号进行衰减，得到待整形数据信号； 第一边沿触发脉冲生成模块，接收所述的待整形数据信号，在上升沿或者下降 沿到来时输出相应的高电平或者低电平持续时间为Tl的数据信号； 第二边沿触发脉冲生成模块，接收所述的待整形数据信号，在上升沿或者下降沿到来时输出相应的高电平或者低电平持续时间为TO的数据信号； 边沿触发采样脉冲模块，接收所述的待整形数据信号，在上升沿或者下降沿到 来的Ts时间后输出采样脉冲；逻辑或模块，其输入端分别接收所述第二边沿触发脉冲生成模块输出的数据信 号和待整形数据信号；选通模块，其输入端分别接收所述第一边沿触发脉冲生成模块和逻辑或模块输 出的数据信号；所述选通模块默认选通逻辑或模块输出的数据信号，当其选通 控制端的上升沿或者下降沿到来时改变默认的选通状态，并在输入数据信号的 上升沿或者下降沿到来时恢复默认的选通状态；以及，采样模块，其输入端接收待整形数据信号，其使能端接收所述边沿触发采样脉冲模块输出的数据信号，其输出端与所述选通模块的选通控制端电连接。
7.根据权利要求6所述的一种具有极小传输延时的自动整形电路，其特征在于还包括输入信号处理模块，其包括施密特触发器；所述输入数据信号进入输入信号处理模块完成边沿整形后再输出至高电平衰减模块而得到所述的待整形数据信号。
全文摘要
本发明公开了一种具有极小传输延时的自动整形方法及电路，属于单线传输协议下对级联的数据进行整形的领域；该方法是将衰减得到待整形数据信号输入至第一和第二边沿触发脉冲生成模块；通过以Ts为时间分割点，分别选通输出第二边沿触发脉冲生成模块输出的数据信号与待整形数据信号中高电平或者低电平持续时间长的数据信号，和第二边沿触发脉冲生成模块输出的数据信号与待整形数据信号中电平持续时间长的数据信号或者第一边沿触发脉冲生成模块输出的数据信号。该方法的实现电路非常简单，主要为边沿触发特定时间的高电平或低电平模块或者采样脉冲模块，以及选通和衰减模块等。本发明所述方法可以使多级级联的传输延时达到器件级。
文档编号H03K5/01GK101640525SQ20091016924
公开日2010年2月3日 申请日期2009年8月24日 优先权日2009年8月24日
发明者李照华, 王乐康, 磊 石, 符传汇, 郭伟峰, 陈克勇 申请人:深圳市明微电子股份有限公司