存储系统及其操作方法
【专利摘要】一种存储系统，包括：闪存转换层块，适用于在写入操作期间从主机接收数据并且将逻辑地址转换为物理地址以储存地址信息；第一缓冲单元，适用于从闪存转换层顺序地接收数据；以及第二缓冲单元，适用于从闪存转换层随机地接收数据，其中，闪存转换层块在写入操作期间的快速写入模式中仅将数据输出至第一缓冲单元和第二缓冲单元中的一个，以及在快速写入模式结束之后，更新关于储存在第一缓冲单元和第二缓冲单元中的一个中的数据的映射信息。
【专利说明】存储系统及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求2015年3月24日提交给韩国知识产权局的申请号为10-2015-0040689的韩国专利申请的优先权，其全部内容通过弓I用合并于此。
技术领域
[0003]本发明的各种实施例涉及一种存储系统，更具体地，涉及一种能够提升操作速度的存储系统及其操作方法。
【背景技术】
[0004]便携式电子设备使用具有大容量的文件(诸如，音频文件和视频文件)，使得存储系统需要具有大量的储存容量。存储系统包括多个存储器件以增大存储容量。在具有存储器件的存储系统中，快的操作速度是重要特性。
[0005]存在于存储系统中的存储器件可以使用半导体(诸如，硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP))实现。半导体存储器件一般分为易失性存储器件和非易失性存储器件。
[0006]易失性存储器件在其电源被阻断时丢失储存在其中的数据。易失性存储器件包括静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM (SDRAM)等。非易失性存储器件在即使没有恒定电源时也能够保持储存的数据。非易失性存储器件包括只读存储器(R0M)、可编程ROM (PROM)、电可编程ROM (EPROM)、电可擦除可编程ROM (EEPROM)、闪速存储器、相变RAM (PRAM)、磁性RAM (MRAM)、电阻型RAM (RRAM)和铁电RAM (FRAM)等。闪速存储器可以分为或非(NOR)型和与非(NAND)型。
【发明内容】
[0007]本发明的各种实施例针对一种存储系统及其操作方法，所述存储系统当在正常写入操作期间从主机输入快速写入命令时能够提升操作速度。
[0008]在本发明的实施例中，一种存储系统包括:闪存转换层块，适用于在写入操作期间从主机接收数据以及将逻辑地址转换为物理地址以储存地址信息；第一缓冲单元，适用于顺序地接收来自闪存转换层的数据；以及第二缓冲单元，适用于随机地接收来自闪存转换层的数据，其中，闪存转换层块在写入操作期间的快速写入模式中仅将数据输出至第一缓冲单元和第二缓冲单元中的一个，而在快速写入模式结束之后，更新关于储存在第一缓冲单元和第二缓冲单元中的一个中的数据的映射信息。
[0009]在本发明的实施例中，一种存储系统包括:闪存转换层块，适用于通过主机通道从主机接收数据；缓冲块，适用于接收在闪存转换层块中转换的数据以储存数据；以及NAND芯片组，适用于通过内部通道接收储存在缓冲块中的数据以对数据编程，其中，闪存转换层块在快速写入模式中跳过对储存在缓冲块中的数据的映射信息更新操作，而在快速写入模式结束之后执行映射信息更新操作。
[0010]在本发明的实施例中，一种操作存储系统的方法包括:在写入操作期间，从主机接收数据并且将逻辑地址转换为物理地址以储存地址信息；将接收到的数据储存在缓冲块中；在写入操作期间的正常写入模式中，更新关于储存在缓冲单元中的数据的映射信息；以及在写入操作期间的快速写入模式中，将储存在缓冲单元中的数据编程在存储芯片中，而跳过对储存在缓冲单元中的数据的映射信息更新操作。
【附图说明】
[0011]图1是示出根据本发明的实施例的存储系统的框图；
[0012]图2是用于描述图1中示出的存储系统的正常写入操作的流程图；
[0013]图3是用于描述图1中示出的存储系统的快速写入操作的流程图；
[0014]图4是用于描述在快速写入模式转换为正常写入模式时缓冲块的操作的示图；
[0015]图5是示出根据本发明的实施例的存储系统的框图；
[0016]图6是示出根据本发明的实施例的计算系统的框图。
【具体实施方式】
[0017]根据以下参照附图对实施例的描述，本发明的各种优点和特征及实现其的方法将变得明显。然而，本发明不局限于本文所描述的实施例，而可以以其他形式实现。然而，提供当前实施例用于详细描述本发明，使得本领域技术人员可以容易地实践本发明的技术精神。
[0018]贯穿本说明书和所附权利要求书，当描述为一个元件“耦接”至另一个元件时，元件可以“直接耦接”至其他元件或通过第三元件“电耦接”至其他元件。贯穿本说明书和权利要求书，除非另外明确说明，否则词“包括”(“comprise”及诸如“comprises”或” comprising”的变型)将被理解为意味着包括所述元件但不排除任何其他元件。
[0019]图1是示出根据本发明的实施例的存储系统100的框图。
[0020]参照图1，存储系统100可以包括控制器110和NAND芯片组120。
[0021]控制器110可以包括闪存转换层(FTL)块111和缓冲块112。缓冲块112可以包括顺序缓冲单元112A和随机缓冲单元112B。
[0022]FTL块111通过主机通道连接至主机，在数据输入操作期间将与从主机输入的数据相对应的逻辑地址转换为用于NAND芯片组120的物理地址，以及根据转换的物理地址来执行请求的操作。FTL块111可以将地址转换操作完成的数据选择性地输出至顺序缓冲单元112A或随机缓冲单元112B。例如，当顺序输入的数据的大小大于16kB时，FTL块111可以将数据输入至顺序缓冲单元112A和随机缓冲单元112B，而当顺序输入的数据的大小小于或等于16kB时，FTL块111可以将数据输入至随机缓冲单元112B。
[0023]而且，FTL块111通过在数据回读操作被执行之前比较储存在顺序缓冲单元112A和随机缓冲单元112B中的数据的地址来检查是否存在对应于相同地址的数据。当存在对应于相同地址的数据时，FTL块111使数据无效并且更新映射信息，从而防止回读操作的错误。
[0024]顺序缓冲单元112A可以顺序地接收和储存由FTL块111转换的数据，而随机缓冲单元112B可以随机地接收和储存由FTL块111转换的数据。例如，当从主机输入的数据的大小小于预定值(例如，16kB)时可以使用随机缓冲单元112B，而当从主机输入的数据的大小大于预定值时可以使用顺序缓冲单元112A和随机缓冲单元112B。
[0025]储存在顺序缓冲单元112A和随机缓冲单元112B中的数据可以在写入操作期间通过内部通道来传送至NAND芯片组120，并且被编程在包括在NAND芯片组120中的存储单元中。
[0026]NAND芯片组120可以包括多个NAND芯片，并且NAND芯片可以由NAND闪速存储器件形成。而且，NAND芯片组120可以由其他非易失性存储器件形成。S卩，NAND芯片组120可以由各种类型的非易失性存储器件(诸如，NOR闪速存储器件、使用铁电电容器的铁电RAM(FRAM)、使用隧穿磁阻(TMR)层的磁性RAM(MARM)、使用硫族化物合金的相变存储器件(PRAM)以及使用过渡金属氧化物的电阻式存储器件(RERAM))中的任意一种来形成。
[0027]图2是用于描述图1中示出的存储系统的正常写入操作的流程图。
[0028]将参照图1和图2来描述存储系统的正常写入操作。
[0029]I)输入数据(S210)
[0030]在数据输入操作中，数据通过主机通道而从主机顺序地输入至控制器110。在这种情况下，数据的逻辑地址与数据一起被输入。
[0031]2)将数据储存在缓冲块中(S220)
[0032]FTL块111将从主机输入的数据的逻辑地址转换为物理地址，以及根据转换的物理地址来执行请求的操作。其地址被转换了的数据被储存在缓冲块112的顺序缓冲单元112A和随机缓冲单元112B中。
[0033]3)判断是否需要回读操作(S230)
[0034]当地址转换操作完成然后对由主机指定的地址做出写入请求时，FTL块111判断是否需要回读操作。即，FTL块111检查指定地址是否适合存储系统中设置的写入单位。例如，当写入单位是4k时，FTL块111需要执行回读操作来以4k为单位重新配置写入地址(包括指定地址)。
[0035]4)搜索地址映射(S240)
[0036]当确定为需要回读操作时，FTL块111为储存在顺序缓冲单元112A和随机缓冲单元112B中的数据搜索转换地址，并为数据映射地址。
[0037]5)执行回读操作(S250)
[0038]FTL块111执行回读操作来以4k为单位重新配置写入地址(包括指定地址)。在这种情况下，与要读取的数据对应的地址可以与指定地址相邻。
[0039]6)使与重复地址对应的数据无效(S260)
[0040]当作为搜索地址映射的操作S240的结果存在与重复地址对应的数据时，FTL块111使顺序缓冲单元112A和随机缓冲单元112B中的对应数据无效，并且移除与重复地址对应的数据来更新映射信息。
[0041]7)执行写入操作(S270)
[0042]储存在顺序缓冲单元112A和随机缓冲单元112B中的数据通过内部通道而被传送至NAND芯片组120，并且被编程在包括在NAND芯片组120中的存储单元中。
[0043]存储系统在正常写入操作期间使用包括在缓冲块112中的顺序缓冲单元112A和随机缓冲单元112B —起来储存数据，然后将数据传送至NAND芯片组120，检查储存在顺序缓冲单元112A和随机缓冲单元112B中的数据的地址是否重复，使地址重复的数据无效，以及更新映射信息，从而在写入操作期间防止错误。
[0044]图3是用于描述图1中示出的存储系统的快速写入操作的流程图。
[0045]将参照图1和图3来描述存储系统的快速写入操作。
[0046]I)输入数据(S310)
[0047]在数据输入操作中，数据通过主机通道而从主机顺序地输入至控制器110。在这种情况下，数据的逻辑地址与数据一起输入。
[0048]2)将数据储存在缓冲块中(S320)
[0049]FTL块111将从主机输入的数据的逻辑地址转换为物理地址，并且根据转换的物理地址来执行请求的操作。地址被转换了的数据被储存在缓冲块112的随机缓冲单元112B中。
[0050]3)判断是否需要回读操作(S330)
[0051]当地址转换操作完成然后对由主机指定的地址做出写入请求时，FTL块111判断是否需要回读操作。即，FTL块111检查指定地址是否适合存储系统中设置的写入单位。例如，当存储系统中设置的写入单位是4k时，FTL块111需要执行回读操作来以4k为单位重新配置写入地址(包括指定地址)。
[0052]4)搜索地址映射(S340)
[0053]当确定为需要回读操作时，FTL块111为储存在顺序缓冲单元112A和随机缓冲单元112B中的数据搜索转换地址，并且为数据映射地址。
[0054]5)执行回读操作(S350)
[0055]FTL块111执行回读操作来以4k为单位重新配置写入地址(包括指定地址)。在这种情况下，与要读取的数据对应的地址可以与指定地址相邻。
[0056]6)执行快速写入操作(S360)
[0057]储存在随机缓冲单元112B中的数据通过内部通道而被传送至NAND芯片组120，并且被编程在包括在NAND芯片组120中的存储单元中。
[0058]7)检查PON/操作模式变化(S370)
[0059]确认快速写入模式是否结束。S卩，检查PON信号在快速写入模式期间是否被激活或者快速写入模式是否改变为正常写入模式。当断电状态被转换为导通状态时PON信号被激活。
[0060]8)使与重复地址对应的数据无效(S380)
[0061 ] 当在步骤S370处，通过主机将快速写入模式改变为正常写入操作或者激活PON信号时，FTL块111通过比较储存在顺序缓冲单元112A(其在快速写入模式之前执行的正常写入模式期间被使用)中的数据的转换地址与储存在随机缓冲单元112B(其在快速写入模式中被使用)中的数据的转换地址来检查是否存在重复地址。当存在重复地址时，FTL块111使对应数据无效并且更新映射信息。
[0062]如上所述，存储系统可以在快速写入操作期间使用缓冲块112中的任意一个缓冲单元(即，随机缓冲单元)来储存数据，然后将储存的数据传送至NAND芯片组120。因此，可能跳过使与重复地址对应的数据无效的操作，使得快速写入操作的操作速度比正常写入操作的操作速度快。然后，当快速写入操作结束且操作模式改变为正常写入操作时，存储系统通过使与重复地址对应的数据无效来更新映射信息，从而在写入操作期间防止错误。
[0063]图4是用于描述在快速写入模式转换为正常写入模式时缓冲块112的操作的示图。
[0064]参照图4，当主机执行快速写入操作时，选择顺序缓冲单元112A和随机缓冲单元112B中的一个缓冲单元(即，随机缓冲单元112B)，使得新数据A(新)被储存(I)。然后，当输入下一数据时，新数据A(新)被储存在先前储存的数据A(旧)的下一区域中。如上所述，在快速写入模式中，仅使用随机缓冲单元112B来储存数据。
[0065]然后，当通过主机将快速写入模式改变为正常写入模式或者激活PON信号时，FTLlll通过使用顺序缓冲单元112A和随机缓冲单元112B两者来执行数据储存操作，并且新输入的新数据A(新)可以被顺序地储存在顺序缓冲单元112A中。在这种情况下，当储存的新数据A(新)的转换地址与储存在随机缓冲单元112B中的数据的转换地址相同时，FTL 111使储存在随机缓冲单元112B中的数据无效来防止数据的地址重复(3)。然后，在读取操作期间，以从储存在随机缓冲单元112B中的先前数据A(旧)至储存在顺序缓冲单元112A中的新数据A(新)的顺序来执行读取操作⑷。
[0066]根据本发明的实施例，当在正常写入操作期间从主机输入快速写入命令时，通过仅使用随机缓冲单元来执行数据缓冲操作，而可以跳过检查对应于随机缓冲单元中的数据的地址是否与对应于顺序缓冲单元中的数据的地址相同的操作，从而提升操作速度。
[0067]图5是示出根据本发明的实施例的存储系统300的框图。
[0068]参照图5，存储系统300可以包括非易失性存储器件320和存储器控制器310。
[0069]非易失性存储器件320可以由包括图1中示出的NAND芯片的半导体器件形成。存储器控制器310可以控制图1中示出的控制器110和非易失性存储器件320。可以通过组合非易失性存储器件320和存储器控制器310来提供存储卡或半导体磁盘器件(例如，固态磁盘:SSD)。SRAM 311用作处理单元312的操作存储器。
[0070]主机接口(I/F)313包括与存储系统300连接的主机的数据交换协议。纠错块(ECC) 314检测并校正从非易失性存储器件320读取的数据中包括的错误。存储器接口 315可以包括与图1中示出的控制器110相似的闪存转换层和包括多个缓冲单元的缓冲块，并且与非易失性存储器件320接口。而且，存储器接口 315在与图1中示出的控制器110相似的数据输入操作和数据输出操作的时间处与非易失性存储器件320接口，并且使正常写入操作和快速写入操作能够被执行，从而提升操作速度。
[0071]尽管在附图中未图示，但是对于本领域技术人员来说明显的是，存储系统300还可以包括储存用于与主机接口的编码数据的R0M(未示出)。非易失性存储器件320也可以被提供为包括多个闪速存储芯片的多芯片封装体的形式。存储系统300可以被提供为具有低错误发生可能性和高可靠性的储存介质。特别地，闪速存储器件可以包括在存储系统(诸如，半导体磁盘器件(例如，SSD))中。在这种情况下，存储器控制器310可以通过各种接口协议(诸如，USB、MMC、PC1-E、SATA、PATA、SCS1、ESD1、IDE)中的一种与外部设备(例如，主机)通信。
[0072]图6是示出根据本发明的实施例的计算系统400的框图。
[0073]计算系统400可以包括电连接到系统总线460的微处理器420、RAM 430、用户接口 440、调制解调器450(诸如，基带芯片组)和存储系统410。当计算系统400是移动设备时，还可以提供用于给计算系统400供应操作电压的电池(未示出)。虽然在附图中未图示，但是对于本领域技术人员来说明显的是，计算系统400还可以包括应用芯片组、相机图像处理器和移动DRAM等。存储系统410还可以包括例如使用用于储存数据的非易失性存储器的SSD。另外，存储系统310可以被提供为融合式闪速存储器(例如，OneNAND闪速存储器)。
[0074]存储系统410可以包括存储器控制器411和闪速存储器件412，而存储器控制器411可以具有与图1中示出的控制器110相同的配置来在数据输入操作和数据输出操作期间与存储器件412接口，并且使正常写入操作和快速写入操作能够被执行，从而提升操作速度。
[0075]本发明的上述实施例不局限于一种装置或方法。可选地，上述实施例可以通过执行与本发明的实施例的配置对应的的功能的程序或记录程序的记录介质来实施。本发明所属领域的技术人员能够从上述实施例的描述中容易地设计这些实施例。
[0076]如上所述，在附图和说明书中已经公开了实施例。本文所用的特定术语用于说明，而不限制由权利要求书所限定的本发明的范围。因此，本领域技术人员将认识到，在不脱离本公开的范围和精神的情况下可以做出各种修改和等同示例。因此，本发明的范围由所附权利要求书的技术精神来限定。
[0077]通过以上实施例可以看出，本发明提供以下技术方案。
[0078]技术方案1.一种存储系统，包括:
[0079]闪存转换层块，适用于在写入操作期间从主机接收数据并且将逻辑地址转换为物理地址以储存地址信息；
[0080]第一缓冲单元，适用于顺序地接收来自闪存转换层的数据；以及
[0081]第二缓冲单元，适用于随机地接收来自闪存转换层的数据，
[0082]其中，闪存转换层块在写入操作期间的快速写入模式中仅将数据输出至第一缓冲单元和第二缓冲单元中的一个，以及在快速写入模式结束之后，更新关于储存在所述第一缓冲单元和第二缓冲单元中的一个中的数据的映射信息。
[0083]技术方案2.如技术方案I所述的存储系统，其中，当从主机接收到的数据的大小大于预定值时，闪存转换层块将数据储存在第一缓冲单元和第二缓冲单元中，而当从主机接收到的数据的大小小于或等于预定值时，闪存转换层块仅将数据储存在第二缓冲单元中。
[0084]技术方案3.如技术方案I所述的存储系统，其中，当快速写入模式改变为正常写入模式时，闪存转换层块更新在快速写入模式中跳过的映射信息。
[0085]技术方案4.如技术方案I所述的存储系统，其中，在写入操作期间的正常写入模式中，闪存转换层块将数据储存在第一缓冲单元和第二缓冲单元中，然后通过为储存在第一缓冲单元和第二缓冲单元中的数据搜索转换地址来使与重复地址对应的数据无效以更新映射信息。
[0086]技术方案5.如技术方案I所述的存储系统，其中，当在快速写入模式中PON信号在断电状态被切换至导通状态时被激活时，快速写入模式改变为正常写入模式。
[0087]技术方案6.—种存储系统，包括:
[0088]闪存转换层块，适用于通过主机通道从主机接收数据；缓冲块，适用于接收在闪存转换层块中转换的数据以储存数据；以及
[0089]NAND芯片组，适用于通过内部通道接收储存在缓冲块中的数据以对数据编程，
[0090]其中，闪存转换层块在快速写入模式中跳过对储存在缓冲块中的数据的映射信息更新操作，而在快速写入模式结束之后执行映射信息更新操作。
[0091]技术方案7.如技术方案6所述的存储系统，其中缓冲块包括:
[0092]顺序缓冲单元，适用于顺序地接收来自闪存转换层块的数据；以及
[0093]随机缓冲单元，适用于随机地接收来自闪存转换层块的数据。
[0094]技术方案8.如技术方案7所述的存储系统，其中，当从主机接收到的数据的大小大于预定值时，闪存转换层块将数据储存在顺序缓冲单元和随机缓冲单元中，而当从主机输入的数据的数量小于或等于预定值时，闪存转换层块仅将数据储存在随机缓冲单元中。
[0095]技术方案9.如技术方案6所述的存储系统，其中，当快速写入模式改变为正常写入模式时，闪存转换层块执行在快速写入模式中跳过的映射信息更新操作。
[0096]技术方案10.如技术方案7所述的存储系统，其中，在写入操作期间的正常写入模式中，闪存转换层块将数据储存在顺序缓冲单元和随机缓冲单元中，然后通过为储存在顺序缓冲单元和随机缓冲单元中的数据搜索转换地址来使与重复地址对应的数据无效以更新映射信息。
[0097]技术方案11.如技术方案6所述的存储系统，其中，当在快速写入模式中PON信号在断电状态被切换至导通状态时被激活时，快速写入模式改变为正常写入模式。
[0098]技术方案12.—种操作存储系统的方法，包括:
[0099]在写入操作期间从主机接收数据并且将逻辑地址转换为物理地址以储存地址信息;
[0100]将接收到的数据储存在缓冲块中；
[0101]在写入操作期间的正常写入模式中，更新关于储存在缓冲单元中的数据的映射信息；以及
[0102]在写入操作期间的快速写入模式中，将储存在缓冲单元中的数据编程在存储芯片中，而跳过对储存在缓冲单元中的数据的映射信息更新操作。
[0103]技术方案13.如技术方案12所述的方法，其中缓冲块包括顺序缓冲单元和随机缓冲单元。
[0104]技术方案14.如技术方案13所述的方法，其中，当接收到的数据的大小大于预定值时，数据被储存在顺序缓冲单元和随机缓冲单元中，而当接收到的数据的大小小于预定值时，数据仅被储存在随机缓冲单元中。
[0105]技术方案15.如技术方案14所述的方法，其中，更新关于数据的映射信息包括:通过为储存在顺序缓冲单元中的数据搜索转换地址以及为储存在随机缓冲单元中的数据搜索转换地址来使与重复地址对应的数据无效以更新映射信息。
[0106]技术方案16.如技术方案12所述的方法，其中，当在快速写入模式中PON信号在断电状态被切换至导通状态时被激活时，快速写入模式改变为正常写入模式。
【主权项】
1.一种存储系统，包括: 闪存转换层块，适用于在写入操作期间从主机接收数据并且将逻辑地址转换为物理地址以储存地址信息； 第一缓冲单元，适用于顺序地接收来自闪存转换层的数据；以及 第二缓冲单元，适用于随机地接收来自闪存转换层的数据， 其中，闪存转换层块在写入操作期间的快速写入模式中仅将数据输出至第一缓冲单元和第二缓冲单元中的一个，以及在快速写入模式结束之后，更新关于储存在所述第一缓冲单元和第二缓冲单元中的一个中的数据的映射信息。2.如权利要求1所述的存储系统，其中，当从主机接收到的数据的大小大于预定值时，闪存转换层块将数据储存在第一缓冲单元和第二缓冲单元中，而当从主机接收到的数据的大小小于或等于预定值时，闪存转换层块仅将数据储存在第二缓冲单元中。3.如权利要求1所述的存储系统，其中，当快速写入模式改变为正常写入模式时，闪存转换层块更新在快速写入模式中跳过的映射信息。4.如权利要求1所述的存储系统，其中，在写入操作期间的正常写入模式中，闪存转换层块将数据储存在第一缓冲单元和第二缓冲单元中，然后通过为储存在第一缓冲单元和第二缓冲单元中的数据搜索转换地址来使与重复地址对应的数据无效以更新映射信息。5.如权利要求1所述的存储系统，其中，当在快速写入模式中PON信号在断电状态被切换至导通状态时被激活时，快速写入模式改变为正常写入模式。6.一种存储系统，包括: 闪存转换层块，适用于通过主机通道从主机接收数据；缓冲块，适用于接收在闪存转换层块中转换的数据以储存数据；以及 NAND芯片组，适用于通过内部通道接收储存在缓冲块中的数据以对数据编程， 其中，闪存转换层块在快速写入模式中跳过对储存在缓冲块中的数据的映射信息更新操作，而在快速写入模式结束之后执行映射信息更新操作。7.如权利要求6所述的存储系统，其中缓冲块包括: 顺序缓冲单元，适用于顺序地接收来自闪存转换层块的数据；以及 随机缓冲单元，适用于随机地接收来自闪存转换层块的数据。8.如权利要求7所述的存储系统，其中，当从主机接收到的数据的大小大于预定值时，闪存转换层块将数据储存在顺序缓冲单元和随机缓冲单元中，而当从主机输入的数据的数量小于或等于预定值时，闪存转换层块仅将数据储存在随机缓冲单元中。9.如权利要求6所述的存储系统，其中，当快速写入模式改变为正常写入模式时，闪存转换层块执行在快速写入模式中跳过的映射信息更新操作。10.一种操作存储系统的方法，包括: 在写入操作期间从主机接收数据并且将逻辑地址转换为物理地址以储存地址信息； 将接收到的数据储存在缓冲块中； 在写入操作期间的正常写入模式中，更新关于储存在缓冲单元中的数据的映射信息；以及 在写入操作期间的快速写入模式中，将储存在缓冲单元中的数据编程在存储芯片中，而跳过对储存在缓冲单元中的数据的映射信息更新操作。
【文档编号】G06F12/02GK106021120SQ201510595188
【公开日】2016年10月12日
【申请日】2015年9月17日
【发明人】丁仁, 金守年
【申请人】爱思开海力士有限公司