计算设备扩展系统的制作方法
【技术领域】
[0001]本实用新型属于可编程器件的应用技术，具体地，涉及计算设备扩展系统。
【背景技术】
[0002]随着嵌入式计算机技术的发展，计算设备的集成度越来越高，性能及功能越来越强大，其复杂度也不断提高。
[0003]计算设备不仅包括计算机中使用的通用处理器，还包括将处理器与外围电子系统集成在一个芯片中的片上系统(简称为SOC)。片上系统是客户定制的或面向特定用途的标准产品，虽然这样可以降低制造成本，但却存在着欠缺特定功能和扩展性差的问题。在SOC的硬件资源不能满足需求时，可以采用附加的可编程器件(例如现场可编程门阵列，BPFPGA，或者复杂可编程逻辑器件，即CPLD)等添加计算单元资源，以弥补产品计算能力方面或功能性方面的不足。
[0004]图1示出现有的计算设备扩展系统的示意性框图。该计算设备扩展系统包括主计算单元100、扩展计算单元200和存储器300。主计算单元100可以是片上系统(SOC)或通用处理器，包括第一主功能模块110、存储器控制器120和第一互连接口控制器130。扩展计算单元200可以是现场可编程门阵列(FPGA)或复杂可编程逻辑器件(CPLD)，包括第二主功能模块210和第二互连接口控制器220。
[0005]主计算单元100的存储器控制器120提供存储器接口(例如SDRAM接口)，使得主计算单元100可以经由内存总线访问存储器300。主计算单元100与扩展计算单元200之间采用专用的板级通信技术连接。相应地，第一互连接口控制器130和第二互连接口控制器220分别提供并行接口(例如，HPI)，或者分别提供串行接口(例如，SPI)。
[0006]然而，主计算单元100与扩展计算单元200之间的板级通信总线采用附加的专用接口，不仅导致主计算单元100需要提供附加的第一互连接口控制器130，而且导致印刷电路板(PCB)的附加布线资源需求。
[0007]此外，主计算单元100与扩展计算单元200之间的通信带宽依赖于第一互连接口控制器130。如果主计算单元100提供的额外接口是HPI类的并行接口，虽可以提供较大的带宽，但是很大程度上增加了 PCB的布线负担。如果主计算单元100提供的额外接口是SPI类的串行接口，则会造成通信带宽能力不足。
【实用新型内容】
[0008]本实用新型的目的在于提供一种可以节省主计算单元接口资源和减少附加布线需求的计算设备扩展系统。
[0009]根据本实用新型的一方面，提供一种计算设备扩展系统，包括主计算单元、扩展计算单元和存储器，其中主计算单元包括第一主功能模块和第一互连接口控制器，扩展计算单元包括第二主功能模块和第二互连接口控制器，第一互连接口控制器和第二互连接口控制器分别提供用于互连的内存接口，使得主计算单元经由第一内存总线连接至扩展计算单元，第一互连接口控制器复用为存储器控制器。
[0010]优选地，主计算单元的第一互连接口控制器经由第一内存总线与存储器相连接。
[0011]优选地，采用广播方式从主计算单元向扩展计算单元和外部存储器提供地址信号和控制信号，采用点对点方式从主计算单元分别向扩展计算单元和外部存储器提供片选信号，以及采用双向总线并行方式在主计算单元和扩展计算单元之间以及主计算单元和外部存储器之间传送数据。
[0012]优选地，在从主计算单元向扩展计算单元和外部存储器传送数据时，来自主计算单元的片选信号使能扩展计算单元和外部存储器中的一个。
[0013]优选地，在从扩展计算单元和外部存储器向主计算单元传送数据时，来自主计算单元的片选信号使能扩展计算单元和外部存储器中的一个。
[0014]优选地，第二互连接口控制器提供用于连接存储器的内存接口，使得主计算单元经由第二内存总线访问外部存储器。
[0015]优选地，主计算单元的第一互连接口控制器经由第一内存总线与扩展计算单元的第二互连接口控制器相连接，以及主计算单元的第一互连接口控制器经由第一内存总线和第二内存总线与存储器相连接。
[0016]优选地，采用广播方式从主计算单元向扩展计算单元和外部存储器提供地址信号和控制信号，采用串行连接方式从主计算单元依次向扩展计算单元和外部存储器提供片选信号，以及采用双向总线串行方式在主计算单元、扩展计算单元和外部存储器之间传送数据。
[0017]优选地，在从主计算单元向扩展计算单元和外部存储器中的一个传送数据时，来自主计算单元的片选信号使能扩展计算单元和外部存储器中的一个。
[0018]优选地，在从主计算单元向扩展计算单元和外部存储器中的一个传送数据时，扩展计算单元的第二互连接口控制器选择性地将数据从主计算单元传送至扩展计算单元的第二主功能模块和外部存储器中的一个。
[0019]优选地，在从外部存储器和扩展计算单元中的一个向主计算单元传送数据时，来自主计算单元的片选信号使能外部存储器和扩展计算单元中的一个。
[0020]优选地，在从外部存储器和扩展计算单元中的一个向主计算单元传送数据时，扩展计算单元的第二互连接口控制器选择性地将数据从扩展计算单元的第二主功能模块和外部存储器中的一个传送至主计算单元。
[0021]优选地，所述扩展计算单元的第二主功能模块经由扩展计算单元的第二互连接口控制器访问外部存储器以获取数据。
[0022]优选地，第一互连接口控制器为标准的存储器控制器，以及第二互连接口控制器为提供内存总线路由功能的设备扩展装置。
[0023]优选地，所述设备扩展装置包括第一至第三端口，第一端口提供第一内存接口，用于与第一互连接口控制器相连接，第二端口提供第二内存接口，用于与外部存储器相连接，第三端口提供内部扩展接口，用于与第二主功能模块相连接。
[0024]优选地，所述设备扩展装置根据内存总线信号产生选择信号，使得第一至第三端口中的任一个端口与第一至第三端口中的其余两个端口中的一个端口相连，从而提供内存总线的路由功能，所述内存总线信号包括数据信号以及地址和控制信号。
[0025]优选地，所述第一内存总线为SDRAM总线。
[0026]优选地，所述第二内存总线为SDRAM总线。
[0027]根据本实用新型的计算设备系统，通过将第一互连接口控制器复用为存储器控制器，可以节省主计算单元的接口资源和简化PCB布线。
【附图说明】
[0028]通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0029]图1示出根据现有技术的计算设备扩展系统的示意性框图；
[0030]图2示出根据本实用新型的计算设备扩展系统的第一实施例的示意性框图；
[0031]图3示出根据本实用新型的计算设备扩展系统的第二实施例的示意性框图；
[0032]图4示出根据本实用新型的计算设备扩展系统中的内存总线信号的示意图；
[0033]图5示出根据本实用新型的计算设备扩展系统中使用的第二互连接口控制器第一实施例的示意性框图。
[0034]图6示出根据本实用新型的计算设备扩展系统中使用的第二互连接口控制器第二实施例的示意性框图；以及
[0035]图7示出根据本实用新型的计算设备扩展系统的扩展方法的流程图。
【具体实施方式】
[0036]以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
[0037]本实用新型可以各种形式呈现，以下将描述其中一些示例。
[0038]图2示出根据本实用新型的计算设备扩展系统的第一实施例的示意性框图。该计算设备扩展系统包括主计算单元100、扩展计算单元200和存储器300。主计算单元100可以是片上系统(SOC)或通用处理器，包括第一主功能模块110和第一互连接口控制器150。扩展计算单元200可以是现场可编程门阵列(FPGA)或复杂可编程逻辑器件(CPLD)，包括第二主功能模块210和第二互连接口控制器230。
[0039]在优选的实施例中，扩展计算单元200是FPGA实现的各种逻辑功能单元。由于FPGA本身的可配置性，扩展计算单元200的功能可以灵活配置，以满足不同的应用需求，例如可以实现各种可能的并行计算、事务处理或实现各种外围设备接口。扩展计算单元200的可配置性使得计算设备扩展