基于cpld/fpga技术的硬件看门狗电路的制作方法
【技术领域】
[0001]本实用新型涉及微计算机应用领域，涉及嵌入式微计算机应用中的硬件看门狗，特指一种基于CPLD/FPGA技术的硬件看门狗电路。
【背景技术】
[0002]处理器及其存储系统是嵌入式系统的核心部分。为了保证嵌入式系统的可靠性，通常采用看门狗(watchdog)技术对处理器的运行情况进行监控，当发现处理器死机时，看门狗电路会自动产生系统复位信号使系统重启，从而保障系统的可靠性。
[0003]传统的硬件看门狗电路，通常具有一块或几块可以完成多位递增功能且具有复位端口的二进制加法器和一个可以产生固定频率的方波发生器。并且，当系统需要加入多种逻辑判断条件时，还往往要加入其他与非门等数字逻辑电路，从而共同完成硬件看门狗电路的任务。
[0004]但是，这类硬件看门狗电路的成本较高；如果为了节省成本将方波发生器的硬件电路去掉，而利用微控制器本身的时钟信号作为方波发生器，那么，为了要达到几秒钟的复位动作周期，往往需要采用3?4块二进制加法器的集成电路级联起来，才能完成预期功能；这样会使电路非常复杂。
【发明内容】
[0005]针对现有技术的缺点，本实用新型的目的在于提供一种基于CPLD/FPGA技术的硬件看门狗电路。通过通用的UART接口与处理器进行数据交互，执行喂狗操作，可以通过远程控制看门狗电路的开启、关闭。
[0006]本实用新型解决其技术问题所采用的技术方案是:提供一种基于CPLD/FPGA技术的硬件看门狗电路，其特征在于:包括
[0007]UART接口:用于接收、发送指令和消息，
[0008]消息解析模块:用于对接收到的消息进行解析，如果接收到的消息是“看门狗使能”指令watchdog enab I e，以下简称WE )，则打开看门狗功能，如果接收到的消息是“看门狗关闭”指令(watchdog di sab I e，以下简称WD )，则关闭看门狗功能，如果接收到的消息是“喂狗”指令(watchdog f eed，以下简称WF)，则对阈值判断模块的计数器进行清零。
[0009]消息发送模块:用于将看门狗电路产生的应答消息发送给处理器。
[0010]阈值判断模块:内含计数器，用于从收到上一个WF指令开始计数，如果计数到设定的数值时没有继续收到WF指令，则发出指令让复位信号发生器产生一个系统复位信号。
[0011]时钟处理模块:将外部输入的参考时钟分频，并为其他模块提供时钟信号。
[0012]复位信号发生器:产生复位信号。
[0013]所述UART接口与消息解析模块连接，消息解析模块分别与消息发送模块、阈值判断模块和复位信号发生器连接，阈值判断模块与复位信号发生器连接，时钟处理模块与消息解析模块、消息发送模块、阈值判断模块和复位信号发生器连接，消息发送模块连接UART接口。
[0014]本实用新型的有益效果是:与传统的硬件看门狗电路相比不仅体积小、结构更加简单，而且成本也更低、工作也更加稳定。
【附图说明】
[0015]下面结合附图对本实用新型作进一步的描述。
[0016]图1是本实用新型的结构方框图。
【具体实施方式】
[0017]参见附图，本实用新型一种基于CPLD/FPGA技术的硬件看门狗电路，其特征在于:包括
[0018]UART接口 1:用于接收、发送指令和消息。
[0019]消息解析模块2:用于对接收到的消息进行解析，如果接收到的消息是“看门狗使能”指令wat chdo g enab I e，以下简称WE )，则打开看门狗功能，如果接收到的消息是“看门狗关闭”指令(watchdog di sab I e，以下简称WD )，则关闭看门狗功能，如果接收到的消息是“喂狗”指令(watchdog f eed，以下简称WF)，则对阈值判断模块的计数器进行清零。
[0020]消息发送模块3:用于将看门狗电路产生的应答消息发送给处理器。
[0021]阈值判断模块4:内含计数器，用于从收到上一个WF指令开始计数，如果计数到设定的数值时没有继续收到WF指令，则发出指令让复位信号发生器产生一个系统复位信号。
[0022]时钟处理模块6:将外部输入的参考时钟分频，并为其他模块提供时钟信号。
[0023]复位信号发生器5:产生复位信号。
[0024]所述UART接口 I与消息解析模块2连接，消息解析模块2分别与消息发送模块3、阈值判断模块4和复位信号发生器5连接，阈值判断模块4与复位信号发生器5连接，时钟处理模块6与消息解析模块2、消息发送模块3、阈值判断模块4和复位信号发生器5连接，消息发送模块3连接UART接口 I。
【主权项】
1.一种基于CPLD/FPGA技术的硬件看门狗电路，其特征在于:包括UART接口、消息解析模块、消息发送模块、阈值判断模块、时钟处理模块和复位信号发生器，所述UART接口与消息解析模块连接，消息解析模块分别与消息发送模块、阈值判断模块和复位信号发生器连接，阈值判断模块与复位信号发生器连接，时钟处理模块与消息解析模块、消息发送模块、阈值判断模块和复位信号发生器连接，消息发送模块连接UART接口。
【专利摘要】一种基于CPLD/FPGA技术的硬件看门狗电路，UART接口与消息解析模块连接，消息解析模块分别与消息发送模块、阈值判断模块和复位信号发生器连接，阈值判断模块与复位信号发生器连接，时钟处理模块与消息解析模块、消息发送模块、阈值判断模块和复位信号发生器连接，消息发送模块连接UART接口。其优点是与传统的硬件看门狗电路相比不仅体积小、结构更加简单，而且成本也更低、工作也更加稳定。
【IPC分类】G06F11/07
【公开号】CN204667385
【申请号】CN201520394112
【发明人】潘明刚, 张云超, 王鹏, 石辉, 伍锡利, 邓国平
【申请人】深圳桥通通信技术有限公司, 青岛桥通物联科技有限公司
【公开日】2015年9月23日
【申请日】2015年6月10日