动态可重构高速串行总线多主仲裁装置的制造方法
【技术领域】
[0001]本实用新型涉及一种嵌入式系统总线中的多主仲裁装置，尤其涉及一种动态可重构高速串行总线多主仲裁装置。
【背景技术】
[0002]动态可重构高速串行总线(UM-BUS)是针对系统小型化与嵌入式一体化设计提出的一种能够将冗余容错与高速通信有机统一，具备远程扩展能力的高速串行总线。如图1所示，它采用基于M-LVDS技术的总线型拓扑结构，支持多节点直接互连，最多可使用32条通道并发传输通信。在通信过程中，如果某些通道出现故障，总线控制器可实时地监测出来，将数据动态分配到剩余有效通道上进行传输，实现动态重构，对通信故障进行动态容错O
[0003]UM-BUS总线采用主从命令应答的通信模式，通过数据包的形式进行信息交互。连接在总线上的通信节点按功能不同可分为主节点、从节点和监控节点，总线通信过程总是由主节点发起，从节点响应来完成的。UM-BUS总线具有时间同步功能，可保证总线各个节点之间时间系统的精确同步。UM-BUS总线支持单主(Signal Master)通信与多主(MultiMaster)通信两种通信模式。在多主模式下，总线上可以存在多个主节点，多个主节点间需要通过仲裁方式来竞争总线使用权。
[0004]常用的总线及网络仲裁方法包括CSMA/⑶算法、令牌传递算法、时间片轮转方法等，可用于以太网、令牌环网等通信网络或总线中，通过仲裁解决总线竞争和冲突。对于UM-BUS总线，上述仲裁算法存在着仲裁效率低、传递延迟大、令牌丢失、带宽利用率差等问题，不能满足UM-BUS总线对实时性、可靠性的需求。
[0005]针对UM-BUS总线的特点，本实用新型提出一种基于可变时隙轮转的多主仲裁装置，可以为UM-BUS总线实现实时、高效、高可靠的总线使用权仲裁。
【发明内容】
[0006]本实用新型的目的在于提供一种UM-BUS总线多主仲裁装置，能够通过可变时隙轮转方式，实现UM-BUS总线上多个主节点之间总线使用权的高效、高可靠裁决。
[0007]为实现上述目的，本实用新型所采用的技术方案为:
[0008]—种动态可重构高速串行总线多主仲裁装置，其特征在于:包括仲裁时隙定时器、仲裁时隙计数器、总线传输控制器、总线仲裁控制器、总线通信控制器和总线活动监视器，其中所述仲裁时隙定时器采用总线通信控制器的工作时钟，完成仲裁时隙时间片的定时；所述仲裁时隙计数器，用来对仲裁时隙定时器产生的仲裁时隙进行计数，产生仲裁时隙序号；所述总线传输控制器用于在需要进行总线通信时，向总线仲裁控制器产生总线通信请求；所述总线仲裁控制器用来根据仲裁时隙、总线通信请求及总线活动监视情况，采用可变时隙轮转方式，完成总线多个主节点间的总线使用权仲裁，控制仲裁时隙定时器的计时及总线通信控制器对总线的使用权；所述总线通信控制器完成总线通信数据接收与发送，向仲裁时隙定时器提供同步的时间基准；所述总线活动监视器利用总线通信控制器的输出，向总线仲裁控制器报告总线占用情况。
[0009]本实用新型的动态可重构高速串行总线多主仲裁装置，采用仲裁时隙轮转与时隙动态扩展的方法，能够缩短UM-BUS总线多主仲裁的等待时间，提高仲裁可靠性。
【附图说明】
[0010]图1是UM-BUS总线的拓扑结构图；
[0011 ]图2是UM-BUS总线协议层次模型图；
[0012]图3是UM-BUS总线数据传输过程与数据通路示意图；
[0013]图4是UM-BUS总线多主仲裁装置的组成结构图；
[0014]图5是总线仲裁时隙分配及时隙扩展示意图；
[0015]图6是主节点仲裁过程流程图。
【具体实施方式】
[0016]如图1所示，UM-BUS总线采用基于M-LVDS (TIA/EIA-899)的多通道智能动态冗余的总线型拓扑结构，最多支持30个通信节点直接互连，不需要路由或中继设备；使用2?32个通道并发传输数据，单通道最大通信速率可达200Mbps ;通道如果出现故障，可通过通道动态冗余及故障重构技术自动屏蔽故障通道，在剩余健康通道上继续通信；采用主从应答的通信方式，可为系统提供远程存储访问及非智能扩展能力。
[0017]UM-BUS总线上的节点按功能不同可划分为主节点，从节点及监视节点，一次通信过程只能由主节点发起，并且由从节点或其它主节点响应，监视节点用于监视总线上的通信过程。节点间通过数据包的形式交互信息。
[0018]UM-BUS总线的通信协议层次模型如图2所示，从上到下依次为处理层、数据链路层、物理层，其中处理层负责对整个总线的管理、协议封装和对上层应用接口的转换。数据链路层又分为传输子层和MAC子层两部分，传输子层根据现存的有效线路对数据进行分组和动态重构；MAC子层负责通信线路检测，向传输子层提供通道健康状况，完成对通道传输信息进行二次打包和解包，实现总线节点的时间同步。物理层是协议的最底层，它为数据通信提供传输媒体及互连设备，实现了网络的物理连接、完成了串并转换、8b/10b编解码、时钟同步等功能，为总线提供可靠的通信基础。
[0019]总线节点在通信过程中采用数据包的形式在不同协议层之间进行数据传输，数据传输过程如图3所示。数据通信时，在发送端，处理层从上层接口获得数据并存储到数据缓冲区，在传输子层根据MAC子层提供的有效线路信息将数据包动态均衡地分配到有效通道上，在物理层将分组数据包装后，经Sb/1b编码成比特流发送到链路上。在接收端，物理层将收到的数据进行时钟同步、8b/10b解码、串并转换后，将通道数据解包，然后在传输子层根据MAC子层提供的有效线路信息将数据进行动态组织并存储在数据缓冲区，最后由处理层交给应用层处理。
[0020]在多主通信模式下，主节点必须在获得总线使用权之后才能从物理层向总线发送数据，启动一次总线通信过程。
[0021]基于上述UM-BUS总线工作原理，本实用新型的装置如图4所示，包括仲裁时隙定时器、仲裁时隙计数器、总线传输控制器、总线仲裁控制器、总线通信控制器和总线活动监视器，置于UM-BUS总线控制器的数据链路层的MAC子层中，采用图5、图6所示的可变时隙轮转方法实现UM-BUS总线中多个主节点之间的总线使用权的仲裁。
[0022]为叙述方便，本实施例假设UM-BUS总线支持8个主节点，节点号定义为O?7，总线单通道通信速率为200Mbps，总线MAC子层工作时钟为100MHz，总线信号在节点间的最大传送时间为260ns。
[0023]仲裁时隙定时器是一个计时器，采用UM-BUS总线中经过同步的时间基准作为定时依据，采用总线MAC子层工作时钟作为工作时钟，产生一个称之为仲裁时隙的时间片定时，并把计时值及计时结束信号分别送给总线仲裁控制器和仲裁时隙计数器。为保证在最坏情况下，总线各个节点都能够在一个仲裁时隙内检测到主节点对总线的占用，本实施例中将仲裁时隙定时长度设置为500ns。仲裁时隙定时器在总线仲裁控制器识别到总线占用时，可以暂停计时，待总线被释放后，再从暂