Dsp和fpga共用flash系统的制作方法
【技术领域】
[0001]本实用新型涉及图像处理领域，特别涉及一种DSP和FPGA共用FLASH系统。
【背景技术】
[0002]为了满足图像的高速处理和传输的要求，人们已经在越来越多的场合应用DSP (Digital Signal Processor，数字信号处理器)和 FPGA (Field Programmable GateArray,现场可编程门阵列)芯片相结合的方式。采用DSP+FPGA的数字硬件系统显示出其优越性，正越来越得到人们重视。当硬件电路越来越趋向于小型化和高集成度的时候，尽量减少外围电路就成了一个重要的课题。通常的做法是分别用各自的FLASH或者是EEPROM来存储DSP和FPGA的程序，这样就增大了硬件电路的尺寸，并且加大了电源的开销，当然还有经济方面的耗费。
【实用新型内容】
[0003]本实用新型提供一种DSP和FPGA共用FLASH系统，在不增大硬件电路尺寸的情况下集成了 DSP和FPGA，降低成本。
[0004]本实用新型采用的技术方案是:
[0005]DSP和FPGA共用FLASH系统，包括DSP、FPGA和FLASH，所述DSP和FLASH之间通过异步总线将DSP与FPGA的I/O 口连接起来，所述FPGA与FLASH之间采用直接访问的方式连接，所述DSP通过程序和SN74AHC1G04芯片控制FLASH的触发工作模式，所述DSP与FLASH的RP 口连接，所述DSP通过DSP_SYSTEM_RESET信号来控制FLASH和FPGA的RESET的时间和动作顺序。
[0006]优选的，所述DSP和FLASH之间的联系方式为双向连接，数据相互传输。
[0007]作为优选的，所述DSP和FPGA均无BOOT。
[0008]进一步的，所述FPGA进行自Β00Τ，然后FPGA与FLASH建立起地址访问关系，并计算复位的时长，在规定的BOOT时长后结束。
[0009]进一步的，所述DSP通过BOOT程序来完成BOOT。
[0010]本实用新型的有益效果是:
[0011]本实用新型提供的DSP和FPGA共用一片外部存储FLASH，系统进行逐步、逐级的来实现DSP和FPGA共同访问外部存储FLASH。
【附图说明】
[0012]下面结合附图和【具体实施方式】对本实用新型作进一步详细的说明。
[0013]图1为本实用新型一种DSP和FPGA共用FLASH系统示意图。
【具体实施方式】
[0014]以下结合附图对本实用新型的实施例进行详细说明，但是本实用新型可以由权利要求限定和覆盖的多种不同方式实施。
[0015]如图1所示，本实用新型公开一种DSP和FPGA共用FLASH系统，包括DSP、FPGA和FLASH，所述DSP和FLASH之间通过异步总线将DSP与FPGA的I/O 口连接起来，所述DSP和FLASH之间的连接方式为双向连接，数据可以相互传输，然而FPGA与FLASH之间采用直接访问的方式连接。
[0016]所述DSP通过程序和SN74AHC1G04芯片控制FLASH的触发工作模式，DSP_SYSTEM_RESET与FLASH的RP 口连接，从而控制整个过程的BOOT顺序和时间。
[0017]实施方式如下:
[0018](I)DSP 和 FPGA 均无 BOOT。
[0019](2) FPGA进行自Β00Τ，然后FPGA与FLASH建立起地址访问关系，并计算复位的时长，在规定的BOOT时长后结束，其目的是为了避开DSP的BOOT。
[0020](3) DSP通过BOOT程序来完成BOOT。这个过程，DSP主要完成了 DSP通过FPGA来访问FLASH的地址访问。
[0021]以上所述的本实用新型方式，并不构成对本实用新型保护范围的限定。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等，均应包含在本实用新型的权利要求保护范围之内。
【主权项】
1.DSP和FPGA共用FLASH系统，其特征在于，包括DSP、FPGA和FLASH，所述DSP和FLASH之间通过异步总线将DSP与FPGA的I/O 口连接起来，所述FPGA与FLASH之间采用直接访问的方式连接，所述DSP通过程序和SN74AHC1G04芯片控制FLASH的触发工作模式，所述DSP与FLASH的RP 口连接，所述DSP通过DSP_SYSTEM_RESET信号来控制FLASH和FPGA的RESET的时间和动作顺序。2.根据权利要求1所述DSP和FPGA共用FLASH系统，其特征在于，所述DSP和FLASH之间的联系方式为双向连接，数据相互传输。3.根据权利要求1所述DSP和FPGA共用FLASH系统，其特征在于，所述DSP和FPGA均无BOOT。4.根据权利要求1所述DSP和FPGA共用FLASH系统，其特征在于，所述FPGA进行自BOOT,然后FPGA与FLASH建立起地址访问关系，并计算复位的时长，在规定的BOOT时长后结束。5.根据权利要求1所述DSP和FPGA共用FLASH系统，其特征在于，所述DSP通过BOOT程序来完成BOOT。
【专利摘要】本实用新型公开一种DSP和FPGA共用FLASH系统，包括DSP、FPGA和FLASH，所述DSP和FLASH之间通过异步总线将DSP与FPGA的I/O口连接起来，所述FPGA与FLASH之间采用直接访问的方式连接，所述DSP通过程序和SN74AHC1G04芯片控制FLASH的触发工作模式，所述DSP与FLASH的RP口连接，控制整个过程的BOOT顺序和时间，本实用新型在不增大硬件电路尺寸的情况下集成了DSP和FPGA,从而降低了成本。
【IPC分类】G06F15/167
【公开号】CN204833266
【申请号】CN201520531133
【发明人】卢业青, 裴晓旭, 陈坤
【申请人】安徽唯嵩光电科技有限公司
【公开日】2015年12月2日
【申请日】2015年7月20日