一种DisplayPort数据线摇摆测试仪的制作方法
【技术领域】
[0001]本实用新型涉及数据线测试设备，特别是涉及一种DisplayPort数据线摇摆测试仪。
【背景技术】
[0002]DisplayP0rt(简称为DP)是一种高清数字显示接口标准，可以连接电脑和显示器，也可以连接电脑和家庭影院。已经有替换HDMI等标准的趋势。
[0003]2006年5月，视频电子标准协会(VESA)确定了 I. O版标准，并在半年后升级到I. I版，提供了对HDCP的支持，2.0版也计划在今年推出。作为HDMI和UDI的竞争对手和DVI的潜在继任者，DisplayPort赢得了 AMD、Intel、NVIDIA、戴尔、惠普、联想、飞利浦、三星等业界巨头的支持，而且它是免费使用的。
[0004]Di sp IayPort数据线是用来连接各个Di sp I ayPort接口设备间的必须通道。在DisplayPort数据线生产时，需要进行摇摆测试，而现有的摇摆测试系统，存在捕捉速度不够快，以至摇摆测试不准的缺点。
【实用新型内容】
[0005]本实用新型的目的在于克服现有技术的不足，提供一种DisplayPort数据线摇摆测试仪，结构简单，测试速度快。
[0006]为了达到上述目的，本实用新型采用的技术方案是：
[0007]一种Di sp IayPort数据线摇摆测试仪，包括主控制器及与主控制器双向连接的FLASHCFlash EEPROM Memory，存储芯片之一）、SRAM(Static Random Access Memory，即静态随机存取存储器）、PR0MS(PR0M的英文缩写为Programmable Read-Only Memory，一可编程只读存储器），所述主控制器的输出端连接20路缓冲输出接口，所述主控制器的输入端连接20路缓冲输入接口。
[0008]作为本实用新型的较佳实施例，本实用新型所述主控制器由FPGA芯片组成。
[0009]作为本实用新型的较佳实施例，本实用新型所述FPGA芯片采用EP2C8F256C6N芯片，设有8256个LE单元、165kbit的存储单元及182个可用10口，操作频率为250MHz，内建NIOS II 32位处理器。
[0010]作为本实用新型的较佳实施例，本实用新型所述SRAM由4片256/16Kbit的IS61LV25616芯片组成2Mbit存储器。
[0011 ] 作为本实用新型的较佳实施例，本实用新型所述FLASH为由AM29LV080B芯片组成。
[0012]作为本实用新型的较佳实施例，本实用新型所述PROMS由EPCS16SI16N芯片组成，为FPGA的重配置芯片。
[0013]作为本实用新型的较佳实施例，本实用新型所述20路缓冲输入接口及20路缓冲输出接口由缓冲芯片组成，所述缓冲芯片采用SNJ54LVC574芯片，由5个SNJ54LVC574芯片组成40路的输入输出缓冲。
[0014]作为本实用新型的较佳实施例，本实用新型所述主控制器的输出端还设置一LCD显示电路，IXD选用128*64显示屏，主控制器内设IXD驱动器。
[0015]作为本实用新型的较佳实施例，本实用新型所述主控制器的输入端还设置一按键，所述按键为启动测试、下一屏、上一屏、摇摆时间选择4个按键。
[0016]与现有技术相比，本实用新型的有益效果是：20路缓冲输入接口及20路缓冲输出接口由缓冲芯片组成，缓冲芯片选用SNJ54LVC574，由5个芯片组成40路的输入输出缓冲，该芯片的传输延时为7ns，可满足IOOMHz输出速率的需求，且结构简单，测试速度快，成本低。
【附图说明】
[0017]图I为本实用新型的电路结构原理框图；
[0018]图2为本实用新型测试仪测试波形示意图。
【具体实施方式】
[0019]本实用新型的主旨在于克服现有技术的不足，提供一种DisplayPort数据线摇摆测试仪，结构简单，测试速度快，成本低。下面结合实施例参照附图进行详细说明，以便对本实用新型的技术特征及优点进行更深入的诠释。
[0020]本实用新型的整体结构图如图I所示，一种DisplayPort数据线摇摆测试仪，包括主控制器及与主控制器双向连接的FLASH、SRAM、PROMS，所述主控制器的输出端连接20路缓冲输出接口，所述主控制器的输入端连接20路缓冲输入接口。优选地，本实用新型所述主控制器的输出端还设置一 IXD显示电路，所述主控制器的输入端还设置一按键。
[0021]本实用新型所述20路缓冲输入接口及20路缓冲输出接口由缓冲芯片组成，缓冲芯片选用SNJ54LVC574，由5个芯片组成40路的输入输出缓冲，该芯片的传输延时为7ns，可满足本系统IOOMHz输出速率的需求。
[0022]本实用新型所述主控制器由FPGA芯片组成，FPGA芯片选用Altera公司的CycloneII系列的EP2C8F256C6N,该芯片具有8256个LE单元，165kbit的存储单元和182个可用IO口，内部操作频率可达250MHz。内建NIOS II 32位处理器，可实现外部总线100MB/s以上的读写速度
[0023]优选地，SRAM使用了4片256/16Kbit的IS61LV25616组成2Mbit存储器作为系统的内存使用，该芯片为16位总线接口，最快的读写速度为125MHz，可提供250MB/S的读写带宽。
[0024]优选地，FLASH为AM29LV080B，芯片有8MBit的容量，作为系统的程序存储器，用于存储系统运行的程序和非易失性数据。该芯片为AMD公司生产的CMOS Flash存储器提供16位的数据宽度，典型的访问时间为50ns，可满足系统的高速运行。
[0025]优选地，PROMS为EPCS16S116N，是FPGA是重配置芯片，提供了 16MBi t的容量，可满足大规模FPGA设计的重配置要求。
[0026]优选地，IXD选用128*64显示屏，在FPGA内建IXD驱动器，完成测量结果的显示。
[0027]优选地，按键为4个按键，功能分别是：启动测试、下一屏、上一屏、摇摆时间选择等4个功能。摇摆时间有1、5、10、20、30、60和90秒等7种时间可选择。
[0028]本实用新型的测试波形如图2所示（图2中只是画了3路输出，3路输入），DisplayPort数据线摇摆测试时，需要在把线材弯折到某一情况时，20pin数据线之间出现短路或断路是现象找出来。20路输出和20路输入即为数据线的测试输出输入接口。在进行摇摆测试时，20路循环输出，轮流输出一路的高电平，其他的19路都为低电平，如果数据线是完好的，那么在20路的输入接口中，应该是只有与输出口对应的一路为高电平，其它都为低电平。如果不是，则表示有短路或是断路。
[0029]通过以上实施例中的技术方案对本实用新型进行清楚、完整的描述，显然所描述的实施例为本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
【主权项】
1.一种DisplayPort数据线摇摆测试仪，其特征在于:包括主控制器及与主控制器双向连接的FLASH、SRAM、PROMS，所述主控制器的输出端连接20路缓冲输出接口，所述主控制器的输入端连接20路缓冲输入接口。2.根据权利要求I所述的DisplayPort数据线摇摆测试仪，其特征在于:所述主控制器由FPGA芯片组成。3.根据权利要求2所述的DisplayPort数据线摇摆测试仪，其特征在于：所述FPGA芯片采用EP2C8F256C6N芯片，设有8256个LE单元、165kbit的存储单元及182个可用IO口，操作频率为250MHz，内建NIOS II 32位处理器。4.根据权利要求3所述的DisplayPort数据线摇摆测试仪，其特征在于:所述SRAM由4片256/16Kbit的 IS61LV25616芯片组成2Mbit存储器。5.根据权利要求4所述的DisplayPort数据线摇摆测试仪，其特征在于:所述FLASH为由AM29LV080B芯片组成。6.根据权利要求5所述的018口]^?01'1:数据线摇摆测试仪，其特征在于：所述?1?015由EPCS16SI16N芯片组成，为FPGA的重配置芯片。7.根据权利要求6所述的DisplayPort数据线摇摆测试仪，其特征在于:所述20路缓冲输入接口及20路缓冲输出接口由缓冲芯片组成，所述缓冲芯片采用SNJ54LVC574芯片，由5个SNJ54LVC574芯片组成40路的输入输出缓冲。8.根据权利要求1-7中任一项所述的DisplayPort数据线摇摆测试仪，其特征在于:所述主控制器的输出端还设置一 LCD显示电路，IXD选用128*64显示屏，主控制器内设IXD驱动器。9.根据权利要求1-7中任一项所述的DisplayPort数据线摇摆测试仪，其特征在于:所述主控制器的输入端还设置一按键，所述按键为启动测试、下一屏、上一屏、摇摆时间选择4个按键。
【专利摘要】本实用新型公开了一种DisplayPort数据线摇摆测试仪，包括主控制器及与主控制器双向连接的FLASH、SRAM、PROMS，所述主控制器的输出端连接20路缓冲输出接口，所述主控制器的输入端连接20路缓冲输入接口。本实用新型所述主控制器由FPGA芯片组成。所述主控制器的输出端还设置一LCD显示电路，所述主控制器的输入端还设置一按键。本实用新型的20路缓冲输入接口及20路缓冲输出接口由缓冲芯片组成，缓冲芯片选用SNJ54LVC574，由5个芯片组成40路的输入输出缓冲，该芯片的传输延时为7ns，可满足100MHz输出速率的需求，且结构简单，测试速度快，成本低。
【IPC分类】G06F11/267
【公开号】CN205158337
【申请号】CN201520919303
【发明人】丁伟鸿, 陈平平, 张志坚
【申请人】东莞理工学院
【公开日】2016年4月13日
【申请日】2015年11月17日