测绘仪器设备的硬件看门狗系统的制作方法
【专利摘要】本实用新型涉及一种测绘仪器设备的硬件看门狗系统，包括硬件看门狗装置、同步加法计数装置和反相装置，硬件看门狗装置连接同步加法计数装置，并用于连接测绘仪器设备的主控CPU，同步加法计数装置连接反相器装置，反相装置用于连接主控CPU。通过同步加法计数装置将硬件看门狗装置的超时周期时间增长，并通过反相装置将信号反相，以达到增加硬件看门狗超时周期时间的目的，从而使得硬件看门狗技术可应用于测绘仪器设备，提高了测绘仪器设备的稳定性。
【专利说明】
测绘仪器设备的硬件看门狗系统
技术领域
[0001]本实用新型涉及测绘仪器设备技术领域，特别是涉及一种测绘仪器设备的硬件看门狗系统。
【背景技术】
[0002]随着科技的不断发展，CPU的技术与制造工艺的日益成熟，CPU以其强大的集成度与处理能力广泛的应用于工业、商业等领域;虽然CPU自身抗干扰能力有所提升，但在一些条件较为恶劣、电磁干扰较强的场合，以及程序设计存在BUG的情况下，导致CPU程序跑飞或处于假死状态，造成产品的系统不能正常工作，业中内常用看门狗技术解决该问题。硬件看门狗主体部分其实是一个定时器，并由被监控的CPU提供周期性的信号(俗称“喂狗”)，对看门狗进行清零(俗称“清狗”)。若CHJ运行正常时，CPU可正常进行定时“喂狗”，硬件看门狗的内部定时器不会溢出；若CPU运行异常时，则无法按时“喂狗”，使得看门狗内部的定时器不断累加溢出，从而输出一个复位信号，迫使系统自动复位，并重新运行。
[0003]测绘仪器设备从传统的测量应用开始向各行各业的领域学习，其功能也扩展至包含基准站、移动站、静态，并支持移动数据网络、有线网络、蓝牙、W1-F1、数传电台等网络通信模式，以及支持各类传感器接入。测绘仪器设备的系统越来越庞大，智能化程度越来越高，其软硬件存在风险性也越来越大。而传统的因看门狗芯片超时周期一般为200ms?6s，无法满足对超时周期达40s左右的产品。因此目前在线监测类的测量仪器还未加入硬件看门狗技术，其庞大的系统及复杂的功能设计，再加上在线监测的测量仪器设备都位于条件十分恶劣，且无人值守的荒郊野外，甚至有些监测点在荒无人烟的海岛礁上，使得测绘仪器设备的稳定性差。
【实用新型内容】
[0004]基于此，有必要针对上述问题，提供一种可提高测绘仪器设备稳定性的测绘仪器设备的硬件看门狗系统。
[0005]—种测绘仪器设备的硬件看门狗系统，包括硬件看门狗装置、同步加法计数装置和反相装置，
[0006]所述硬件看门狗装置连接所述同步加法计数装置，并用于连接测绘仪器设备的主控CPU，所述同步加法计数装置连接所述反相器装置，所述反相装置用于连接所述主控CPU;
[0007]所述硬件看门狗装置接收所述主控CPU输出的喂狗信号，输出周期性信号至所述同步加法计数装置;所述同步加法计数装置输出高电平脉冲信号至所述反相装置，所述反相装置输出低电平复位信号至所述主控CPU。
[0008]上述测绘仪器设备的硬件看门狗系统，硬件看门狗装置接收主控CPU输出的喂狗信号，并在超过预设时长未接收到喂狗信号时输出周期性信号至同步加法计数装置。同步加法计数装置根据接收的周期性信号进行累加达到预设阈值时输出高电平脉冲信号至反相装置，反相装置输出低电平复位信号至主控CPU，使主控CPU进行复位操作。通过同步加法计数装置将硬件看门狗装置的超时周期时间增长，并通过反相装置将信号反相，以达到增加硬件看门狗超时周期时间的目的，从而使得硬件看门狗技术可应用于测绘仪器设备，提高了测绘仪器设备的稳定性。
【附图说明】
[0009]图1为一实施例中测绘仪器设备的硬件看门狗系统的结构图；
[0010]图2为一实施例中硬件看门狗装置和同步加法计数装置的原理图；
[0011]图3为一实施例中硬件看门狗芯片的寄存器值配置示意图；
[0012]图4为一实施例中N位二进制同步加法计数器的工作示意图；
[0013]图5为一实施例中反相装置和时基电路装置的原理图。
【具体实施方式】
[0014]—种测绘仪器设备的硬件看门狗系统，如图1所示，包括硬件看门狗装置110、同步加法计数装置120和反相装置130。测绘仪器设备可以是监测型GNSS接收机等，测绘仪器设备具体可包括主控CPU 210和主控系统电源220，主控系统电源220连接主控CPU 210。
[0015]硬件看门狗装置110连接同步加法计数装置120，并用于连接测绘仪器设备的主控CPU 210，同步加法计数装置120连接反相器装置130，反相装置130用于连接主控CPU 210。硬件看门狗装置110接收主控CPU 210输出的喂狗信号，输出周期性信号至同步加法计数装置120;同步加法计数装置120输出高电平脉冲信号至反相装置130，反相装置130输出低电平复位信号至主控CPU 210。
[0016]具体地，可通过主控CPU 210对硬件看门狗装置110进行基准时间的设置，并开启硬件看门狗功能。主控CPU 210运行正常时输出喂狗信号，对硬件看门狗装置110进行“喂狗”，硬件看门狗装置110的内部定时器不会溢出。若主控CPU 210运行异常无法按时“喂狗”，硬件看门狗装置110在超过预设时长未接收到喂狗信号时输出周期性信号至同步加法计数装置120，本实施例中硬件看门狗装置110可用过内部定时器不断累加溢出，从而周期性的输出方波信号，其周期为主控CPU 210设置的基准时间值。由于硬件看门狗装置110不断的输出周期性信号，促使同步加法计数装置120不断进行累加，累加达到预设阈值时输出高电平脉冲信号至反相装置130，本实施例中同步加法计数装置120累加到2的N次方次时进行进位输出一个高电平脉冲信号。反相装置130接收到高电平脉冲信号后输出低电平复位信号至主控CPU，使主控CPU进行复位操作。
[0017]在其中一个实施例中，如图2所示，硬件看门狗装置110包括硬件看门狗芯片Ul和晶振器XI，硬件看门狗芯片Ul连接同步加法计数装置120，并用于连接主控CPU 210;晶振器Xl连接硬件看门狗芯片U1。本实施例中硬件看门狗芯片Ul采用含非易失性存储器、实时时钟(RTC)、看门狗定时器等功能的FM3116芯片。具体地，硬件看门狗芯片Ul通过引脚12和引脚13连接主控CPU 210，并通过弓I脚6连接同步加法计数装置120。晶振器XI的引脚I连接硬件看门狗芯片Ul的引脚11，晶振器Xl的引脚4连接硬件看门狗芯片Ul的引脚10。
[0018]进一步地，硬件看门狗装置110还包括第一电阻R4、第二电阻R2、第一电容C7和二极管Dl，第一电阻R4和第一电容C7串联且公共端连接硬件看门狗芯片Ul的引脚8，第一电阻R4另一端连接二极管Dl的阴极，第一电容C7另一端接地，二极管Dl的阳极连接电源接入端VCC;第二电阻R2—端连接电源接入端VCC，另一端连接硬件看门狗芯片Ul的引脚4。此外，硬件看门狗芯片Ul的引脚3和引脚7接地，引脚14连接电源接入端VCC。
[0019]进一步地，硬件看门狗装置110还包括第二电容Cl、第三电容C2、第四电容C3和第五电容C6，第二电容Cl和第三电容C2并联后一端连接电源接入端VCC和硬件看门狗芯片Ul的引脚14，另一端接地;第四电容C3和第五电容C6—端均连接晶振器XI，具体分别连接晶振器Xl的引脚I和引脚4，第四电容C3和第五电容C6的另一端均接地。
[0020]硬件看门狗芯片Ul的引脚3和引脚4为芯片地址配置引脚，主控CPU 210访问时需发送对应的设备配置地址才能读写该芯片的寄存器，本实施例中引脚3直接接地，引脚4通过第二电阻R2接至电源接入端VCC，故芯片地址配置为01;Pin5(CAL/PF0)校准模式下输出方波。引脚6为低电平复位端，芯片计数器溢出时，从该引脚输出低电平的脉冲信号；引脚7为芯片电源地引脚；引脚8为芯片后备电源，电源接入端VCC通过二极管Dl和第一电阻R4对第一电容C7进行充电，当仪器设备断电时，第一电容C7进行放电为硬件看门狗芯片Ul提供备用电源，本实施例中第一电容C7为超级电容。引脚10和引脚11再加晶振器X1、第四电C3和第五电容C6电容组成硬件看门狗芯片Ul的晶振电路，提供时钟信号；引脚12为串行数据和地址端，引脚13为串行时钟信号端，引脚12和引脚13组成IIC通信端口，主控CPU 210通过IIC通信端口进行配置寄存器与读写；引脚14为芯片电源正极输入引脚，并使用第二电容Cl对电源滤波和第三电容C2对芯片电源进行去耦。
[0021]在其中一个实施例中，继续参照图2，同步加法计数装置120包括连接硬件看门狗装置110和反相装置130的N位二进制同步加法计数器U2，本实施例中N位二进制同步加法计数器U2采用4位二进制同步加法计数器74HC16ID芯片，具体可通过弓I脚2连接硬件看门狗芯片Ul的引脚6，以及通过引脚15连接反相装置130，引脚16连接电源接入端VCC，引脚3、引脚
4、引脚5、引脚6和引脚8接地。硬件看门狗芯片Ul不断的输出周期性信号，促使N位二进制同步加法计数器U2不断的进行累加达到预设阈值时输出高电平脉冲信号。本实施例中以4位二进制同步加法计数器为例，累加16次后进行进位从而得到16倍的高电平脉冲信号作为超时周期电平信号。
[0022]此外，在其中一个实施例中，同步加法计数装置120还包括第三电阻R3、第四电阻Rl、第六电容C5和第七电容C4。第三电阻R3和第六电容C5串联且公共端连接N位二进制同步加法计数器U2的引脚I，第三电阻R3另一端连接电源接入端VCC，第六电容C5另一端接地;第四电阻Rl—端连接电源接入端VCC，另一端连接N位二进制同步加法计数器U2的引脚7、引脚9和引脚10;第七电容C4 一端连接电源接入端VCC和N位二进制同步加法计数器U2的引脚16，另一端接地。
[0023]以N位二进制同步加法计数器U2为4位二进制同步加法计数器为例，引脚I为芯片清除引脚，引脚2为芯片时钟信号；引脚7为计数使能端，通过第四电阻Rl连接至电源接入端VCC;引脚8为芯片电源地引脚；引脚9为置数模式选择端，通过第四电阻Rl连接到电源接入端VCC;引脚10为芯片计数模式下数据输出控制引脚，通过第四电阻Rl连接至电源接入端VCC;引脚15为进位输出端，芯片从O加至15后进位；引脚16为芯片电源正极输入引脚，使用第七电容C4电容对芯片电源进行去耦。
[0024]具体地，主控CPU 210通过硬件看门狗芯片Ul的引脚12与引脚13的IIC通信端口配置硬件看门狗芯片Ul的寄存器值可根据产品实际需求进行配置，配置图如图3所示，在此以最大值3000ms为例。配置完硬件看门狗芯片Ul的超时周期后，硬件看门狗芯片Ul自动开启计数功能，主控CPU 210通过硬件看门狗芯片Ul的引脚12与引脚13的IIC通信端口对硬件看门狗芯片Ul不断的进行喂狗，且需要在配置的超时周期时间内(在此为3000ms内)，该状态下硬件看门狗芯片Ul的定时器不会溢出。主控CPU 210若运行正常时，通过IIC接口对硬件看门狗芯片Ul按时“喂狗”，硬件看门狗芯片Ul的内部定时器不会溢出，故不会输出脉冲信号；若主控CPU 210运行异常无法通过IIC通信端口对硬件看门狗芯片Ul按时“喂狗”时，硬件看门狗芯片Ul内部定时器不断累加并溢出，从而产生10ms脉冲宽度，配置的基准时间(在此为3000ms)为周期的方波。因硬件看门狗芯片Ul不断输出脉冲信号，通过4位二进制同步加法计数器的引脚2不断的触发4位二进制同步加法计数器进行同步累加，累加至16次后，4位二进制同步加法计数器进行进位，引脚15输出高电平脉冲，脉冲宽度和配置的基准时间相同，从而得到16倍的超时周期电平信号，如图4所示。
[0025]本实施例中通过N位二进制的同步加法计数器U2将硬件看门狗芯片的超时周期时间增至2的N次方倍，用作后续通过反相装置130将计数器的信号反相，以达到增加硬件看门狗超时周期时间的目的。
[0026]在其中一个实施例中，如图5所示，反相装置130包括反相器U3和第五电阻R5。反相器U3连接同步加法计数装置120，还用于通过电阻R5连接主控CPU 210。本实施例中反相器U3采用74HC4049D芯片，引脚I连接电源接入端VCC，引脚8接地；引脚14和引脚11连接N位二进制同步加法计数器U2的引脚15，引脚15通过第五电阻R5连接主控CPU 210。
[0027]进一步地，反相装置130还包括第八电容C8和第九电容C9，第八电容C8—端连接电源接入端VCC和反相器U3的引脚I，另一端接地;第九电容C9一端连接反相器U3的引脚11和引脚14，另一端接地。反相器U3的引脚I为芯片电源正极输入引脚，使用第八电容CS对芯片电源进行去耦；引脚8为芯片电源地引脚；本实施例中选择引脚14与引脚15触发主控CPU210。
[0028]在其中一个实施例中，测绘仪器设备的硬件看门狗系统还包括时基电路装置，反相装置130接收到同步加法计数装置120输出的高电平脉冲信号时还输出低电平脉冲信号至时基电路装置，时基电路装置接收到低电平脉冲信号后输出高电平信号至主控系统电源220，使主控系统电源220在主控CPU 210进行复位操作时对主控CPU 210正常供电。本实施例中高电平脉冲信号经反相装置130后分别从输出两路低电平信号，一路用于复位主控CPU210，另一路触发时基电路装置，从而时基电路装置产生一个维持主控系统电源220的高电平信号，并保持硬件所配置的时长。
[0029]继续参照图5，反相器U3通过引脚11和引脚12触发时基电路装置140。时基电路装置140具体包括555时基芯片U4，555时基芯片U4连接反相装置130，还用于连接主控系统电源220。本实施例中555时基芯片U4为NXP7555ID芯片，引脚2连接反相器U3的引脚12，引脚3连接主控系统电源220。
[0030]进一步地，时基电路装置140还包括第六电阻R7、第七电阻R8、第八电阻R6、第十电容Cll、第^^一电容C12和第十二电容C10。第六电阻R7和第七电阻R8均一端连接电源接入端VCC，另一端连接555时基芯片U4，具体分别连接引脚2和引脚4;第八电阻R6和第十电容Cl I串联且公共端连接555时基芯片U4的引脚6和引脚7，第八电阻R6另一端连接电源接入端VCC，第十电容Cll另一端连接接地;第^^一电容C12—端连接555时基芯片的引脚5，另一端接地;第十二电容ClO—端连接电源接入端VCC和555时基芯片U4的引脚8，另一端接地。
[0031]555时基芯片U4的引脚2为触发端，用于触发555时基芯片U4使其启动时间周期；弓丨脚3为时间周期输出端，用于维持主控CPU 210供电电源控制信号端电平；引脚4为重置引脚，通过第七电阻R8连接至电源接入端VCC;引脚5和引脚6为重置锁定端，引脚7为放电端；引脚8为芯片电源正极输入引脚，使用第十二电容ClO电容对芯片电源进行去耦。将555时基芯片U4的引脚6、引脚7连接在第十电容Cll上，用引脚2做输入就成为了脉冲启动型单稳电路。555时基芯片U4的引脚2正常状态下接入高电平，其引脚3输出低电平；当引脚2输入接低电平或输入负脉冲时启动电路，触发引脚3脚输出一个高电平信号，输出的脉冲宽度与第八电阻R6和第十电容Cll有关，其时间计算公式为t = R6*Cll;因硬件看门狗芯片Ul的基准时间配置为3000ms，复位脉冲输出时长为3000ms，故555时基芯片U4维持主控CPU电源的控制时间应大于3000ms，在本实施例中取4700ms，8卩4.7s。故本实施例中第八电阻R6取470K Ω =470000 Ω，第十电容Cl I取1uF= 10x10—6F,因此时间t = R6*Cl I =470000 Ω *10x10—6F =4.7s0
[0032]具体地，将反相器U3的引脚14与引脚11短接并与N位二进制同步加法计数器U2的引脚15连接，接收N位二进制同步加法计数器U2输出的翻倍后的脉冲信号。正常状态下，N位二进制同步加法计数器U2的引脚15输出持续的低电平信号，反相器U3的引脚14接收到持续低电平信号后，通过反相器U3的引脚15对主控CPU 210的复位引脚输出高电平信号，对系统无影响；反相器U3的引脚11接收到持续的低电平信号后，通过反相器U3的引脚12对555时基芯片U4的引脚2输出持续的高电平信号，不会触发555时基芯片U4的引脚3输出高电平信号，S卩555时基芯片U4的引脚3输出持续的低电平信号，对系统无影响。当主控CPU 210异常时，N位二进制同步加法计数器U2的引脚15输出一个高电平脉冲信号，反相器U3的引脚14接收到该脉冲信号后，通过引脚15对主控CPU 210的复位引脚输出低电平复位信号，脉冲宽度为硬件看门狗芯片Ul配置的基准时间，此处为3000ms;与此同时，反相器U3的引脚11接收到高电平的脉冲信号，通过引脚12输出低电平脉冲信号，立即触发555时基芯片U4的引脚3输出一个4.7s的高电平信号，以维持主控CPU芯片210复位时对主控CPU 210的电源供给正常。
[0033]本实施例中利用555时基芯片单稳态触发器的特性，通过配置电阻和电容，确定触发后输出的维持主控电源电路所需的时间；即给555时基芯片一个触发信号，则555时基芯片输出一个高电平，并保持硬件配置的时间，以维持复位时主控电源电路正常工作。
[0034]上述测绘仪器设备的硬件看门狗系统，通过同步加法计数装置120将硬件看门狗装置110的超时周期时间增长，并通过反相装置130将信号反相，以达到增加硬件看门狗超时周期时间的目的，从而使得硬件看门狗技术可应用于测绘仪器设备，提高了测绘仪器设备的稳定性。基于现有成熟、固定的硬件看门狗芯片再加之扩展达到增加硬件看门狗超时周期时间的目的，更为稳定。
[0035]以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0036]以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
【主权项】
1.一种测绘仪器设备的硬件看门狗系统，其特征在于，包括硬件看门狗装置、同步加法计数装置和反相装置， 所述硬件看门狗装置连接所述同步加法计数装置，并用于连接测绘仪器设备的主控CPU，所述同步加法计数装置连接所述反相器装置，所述反相装置用于连接所述主控CPU; 所述硬件看门狗装置接收所述主控CPU输出的喂狗信号，输出周期性信号至所述同步加法计数装置;所述同步加法计数装置输出高电平脉冲信号至所述反相装置，所述反相装置输出低电平复位信号至所述主控CPU。2.根据权利要求1所述的测绘仪器设备的硬件看门狗系统，其特征在于，所述硬件看门狗装置包括硬件看门狗芯片和晶振器，所述硬件看门狗芯片连接所述同步加法计数装置，并用于连接所述主控CPU;所述晶振器连接所述硬件看门狗芯片。3.根据权利要求2所述的测绘仪器设备的硬件看门狗系统，其特征在于，所述硬件看门狗装置还包括第一电阻、第二电阻、第一电容和二极管， 所述第一电阻和所述第一电容串联且公共端连接所述硬件看门狗芯片，所述第一电阻另一端连接所述二极管的阴极，所述第一电容另一端接地，所述二极管的阳极连接电源接入端;所述第二电阻一端连接电源接入端，另一端连接所述硬件看门狗芯片。4.根据权利要求2所述的测绘仪器设备的硬件看门狗系统，其特征在于，所述硬件看门狗装置还包括第二电容、第三电容、第四电容和第五电容， 所述第二电容和所述第三电容并联后一端连接电源接入端和所述硬件看门狗芯片，另一端接地;所述第四电容和所述第五电容一端均连接所述晶振器，另一端均接地。5.根据权利要求1所述的测绘仪器设备的硬件看门狗系统，其特征在于，所述同步加法计数装置包括连接所述硬件看门狗装置和所述反相装置的N位二进制同步加法计数器。6.根据权利要求5所述的测绘仪器设备的硬件看门狗系统，其特征在于，所述同步加法计数装置还包括第三电阻、第四电阻、第六电容和第七电容， 所述第三电阻和所述第六电容串联且公共端连接所述N位二进制同步加法计数器，所述第三电阻另一端连接电源接入端，所述第六电容另一端接地;所述第四电阻一端连接电源接入端，另一端连接所述N位二进制同步加法计数器;所述第七电容一端连接电源接入端和所述N位二进制同步加法计数器，另一端接地。7.根据权利要求1所述的测绘仪器设备的硬件看门狗系统，其特征在于，所述反相装置包括反相器和第五电阻，所述反相器连接所述同步加法计数装置，还用于通过所述第五电阻连接所述主控CPU。8.根据权利要求7所述的测绘仪器设备的硬件看门狗系统，其特征在于，所述反相装置还包括第八电容和第九电容，所述第八电容一端连接电源接入端和所述反相器，另一端接地;所述第九电容一端连接所述反相器，另一端接地。9.根据权利要求1所述的测绘仪器设备的硬件看门狗系统，其特征在于，还包括时基电路装置，所述时基电路装置包括555时基芯片，所述555时基芯片连接所述反相装置，还用于连接所述测绘仪器设备的主控系统电源。10.根据权利要求9所述的测绘仪器设备的硬件看门狗系统，其特征在于，所述时基电路装置还包括第六电阻、第七电阻、第八电阻、第十电容、第十一电容和第十二电容， 所述第六电阻和所述第七电阻均一端连接电源接入端，另一端连接所述555时基芯片；所述第八电阻和所述第十电容串联且公共端连接所述555时基芯片，所述第八电阻另一端连接电源接入端，所述第十电容另一端接地;所述第十一电容一端连接所述555时基芯片，另一端接地;所述第十二电容一端连接电源接入端和所述555时基芯片，另一端接地。
【文档编号】G06F11/07GK205644519SQ201521086210
【公开日】2016年10月12日
【申请日】2015年12月22日
【发明人】潘久辉, 林国利, 韩伟浩, 莫文晖, 刘华, 李智雄, 方皓, 缪和匠, 杨晓牧, 李斌
【申请人】广州中海达定位技术有限公司, 云南省交通科学研究所