跨时钟域数据的传输装置及异步电路的制作方法
【专利摘要】本实用新型公开了一种跨时钟域数据的传输装置及异步电路。其中，该装置包括：输出电路，用于输出通信数据；输入电路，与输出电路连接，用于采样通信数据；时钟控制电路，分别与输出电路以及输入电路连接，用于根据输出电路以及输入电路的时钟频率控制输入电路采样通信数据的采样拍数。本实用新型解决了数据在不同时钟域进行传送的过程中，输出电路和输入电路时钟频率不同导致数据传送不准确的技术问题。
【专利说明】
跨时钟域数据的传输装置及异步电路
技术领域
[0001]本实用新型涉及芯片领域，具体而言，涉及一种跨时钟域数据的传输装置及异步电路。
【背景技术】
[0002]当前，主流的芯片越来越多的采用SoC(Systemon Chip)设计，意思是在一个芯片上集成了系统，而这个系统会根据使用场景采用不同的架构，绝大多数的SoC都包括处理器核心、存储器、内部总线、外围电路等多个电路模块。随着半导体行业的发展，芯片上集成的电路模块会越来越多，芯片在进行工作时，各个电路模块之间要进行数据的传递。
[0003]需要说明的是，由于各个电路模块都处于不同的时钟域，各个电路模块处于不同的时钟频率，各个电路模块(例如输出电路和输入电路)在进行数据传递时电路中会发生亚稳态的风险，从而导致数据传送不准确、电路功能失效的问题。
[0004]针对上述数据在不同时钟域进行传送的过程中，输出电路和输入电路时钟频率不同导致数据传送不准确的问题，目前尚未提出有效的解决方案。
【实用新型内容】
[0005]本实用新型实施例提供了一种跨时钟域数据的传输装置及异步电路，以至少解决数据在不同时钟域进行传送的过程中，输出电路和输入电路时钟频率不同导致数据传送不准确的技术问题。
[0006]根据本实用新型实施例的一个方面，提供了一种跨时钟域数据的传输装置，包括:输出电路，用于输出通信数据;输入电路，与输出电路连接，用于采样通信数据;时钟控制电路，分别与输出电路以及输入电路连接，用于根据输出电路以及输入电路的时钟频率控制输入电路采样通信数据的采样拍数。
[0007]进一步地，时钟控制电路还包括:检测端，分别与输出电路以及输入电路连接，用于检测输出电路以及输入电路的时钟频率。
[0008]进一步地，时钟控制电路还包括:第一控制端，分别与检测端以及输入电路连接，用于在输出电路的时钟频率高于输入电路的时钟频率的情况下，控制输入电路按照第一采样拍数对输入电路的输出端的通信数据进行采样。
[0009]进一步地，时钟控制电路还包括:第二控制端，分别与检测端以及输入电路连接，用于在输出电路的时钟频率高于输入电路的时钟频率的情况下，控制输入电路按照第二采样拍数对输入电路的输出端的通信数据进行采样，其中，第二采样拍数小于第一采样拍数。
[0010]进一步地，输出电路还用于向输入电路发送通信请求信号。
[0011]进一步地，输入电路包括:同步器，与输出电路连接，用于同步输出电路输出的通信数据。
[0012]进一步地，输入电路还包括:数据锁存器，分别与输出电路与输入电路连接，用于接收输出电路发送的第一信号;数据锁存器还用于根据第一信号将通信数据发送至输入电路的输入端。
[0013]进一步地，输出电路使用两个输入电路的时钟节拍发送通信请求信号;输入电路使用两个输出电路的时钟节拍向输出电路反馈应答信号。
[0014]进一步地，通信数据至少包括:地址控制信号、字操作信号、读写控制信号、写数据以及读数据。
[0015]根据本实用新型实施例的另一方面，还提供了一种异步电路，包括:上述任意一项
目.ο
[0016]在本实用新型实施例中，采用输出电路，用于输出通信数据;输入电路，与输出电路连接，用于采样通信数据;时钟控制电路，分别与输出电路以及输入电路连接，用于根据输出电路以及输入电路的时钟频率控制输入电路采样通信数据的采样拍数。解决了数据在不同时钟域进行传送的过程中，输出电路和输入电路时钟频率不同导致数据传送不准确的技术问题。
【附图说明】
[0017]此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中:
[0018]图1是根据本实用新型实施例的一种跨时钟域数据的传输装置的示意图；
[0019]图2是根据本实用新型实施例的一种可选地跨时钟域数据的传输装置的示意图；
[0020]图3是根据本实用新型实施例的一种可选地跨时钟域数据的传输装置的示意图；[0021 ]图4是根据本实用新型实施例的一种可选地跨时钟域数据的传输装置的示意图；
[0022]图5是根据本实用新型实施例的一种可选地跨时钟域数据的传输装置的示意图；
[0023]图6是根据本实用新型实施例的一种可选地跨时钟域数据的传输装置的示意图；以及
[0024]图7是根据本实用新型实施例的一种可选地跨时钟域数据的传输装置的示意图。
【具体实施方式】
[0025]为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。
[0026]实施例一
[0027]本申请提出了一种跨时钟域数据的传输装置，如图1所示，该装置可以包括:
[0028]输出电路10，用于输出通信数据。
[0029]输入电路12，与输入电路连接，用于采样通信数据。
[0030]时钟控制电路14，分别与输出电路1以及输入电路12连接，用于根据输出电路12以及输入电路10的时钟频率控制输入电路12采样通信数据的采样拍数。
[0031]具体地，本方案应用于一种异步电路，在该异步电路中可以包括输出电路、输入电路以及时钟控制电路(即时钟管理模块PWU)，上述输出电路可以为主设备电路，上述输入电路可以为从设备电路，上述主设备电路与从设备电路处于不同的时钟域，主从设备的时钟频率不相同，时钟管理模块PWU可以随时检测到异步电路中主从设备的时钟频率。如果从设备电路(即上述输出电路)的时钟频率较高，从设备电路的时钟频率高于主设备(即上述输入电路)的时钟频率时，时钟管理模块PWU可以将异步电路中的控制信号LATCH_LEV_SEL设为I，此时异步电路中的电平脉冲-电平脉冲转换电路的采样拍数为3拍，从设备电路可以按照3拍的采样拍数去对主设备电路的通信数据进行采样，这样就能将亚稳态发生的几率减小到极低，需要说明的是，采样时间的具体的计算公式可以参见亚稳态时间计算公式。如果从设备电路(即上述输出电路)的时钟频率较低，从设备电路的时钟频率低于主设备(即上述输入电路)的时钟频率时，为使主设备到从设备数据链路延迟最小，时钟管理模块PMU可以将异步电路中的控制信号LATCH_LEV_SEL设为O，此时异步电路中的电平脉冲-电平脉冲转换电路的采样拍数为2拍，这样就减小了系统延迟时间，也较少了亚稳态的发生几率。
[0032]本实施例通过输出电路10，用于输出通信数据。输入电路12，与输入电路连接，用于采样通信数据。时钟控制电路14，分别与输出电路10以及输入电路12连接，用于根据输出电路12以及输入电路10的时钟频率控制输入电路12的采样拍数。解决了数据在不同时钟域进行传送的过程中，输出电路和输入电路时钟频率不同导致数据传送不准确的技术问题。
[0033]可选地，时钟管理模块还包括:检测端，分别与输出电路以及输入电路连接，用于检测输出电路以及输入电路的时钟频率。
[0034]可选地，时钟管理模块还包括:第一控制端，分别与检测端以及输入电路连接，用于在输出电路的时钟频率高于输入电路的时钟频率的情况下，控制输入电路按照第一采样拍数对输入电路的输出端的通信数据进行采样。
[0035]可选地，时钟管理模块还包括:第二控制端，分别与检测端以及输入电路连接，用于在输出电路的时钟频率高于输入电路的时钟频率的情况下，控制输入电路按照第二采样拍数对输入电路的输出端的通信数据进行采样，其中，第二采样拍数小于第一采样拍数。
[0036]可选地，输出电路还用于向输入电路发送通信请求信号，其中，输入电路根据通信请求信号向输出电路反馈应答信号，输出电路根据应答信号生成通信数据。
[0037]具体地，在本方案中，主设备电路(即上述输出电路)与从设备电路(即上述输入电路)在传送通信数据之前要进行部分握手，主设备电路可以先向从设备电路发送通信请求信号Tx，从设备在接收到请求信号Tx信号之后，可以向主设备电路反馈应答信号Rx，需要说明的是，上述Tx以及Rx可以为主从设备的接口协议信号。
[0038]可选地，主从设备握手电路图如2所示，主从设备的握手原理图如图3所示，A电路处于时钟域A，B电路处于时钟域B，A电路向B电路发送assert request，B电路向A电路反馈assert acknowledge0
[0039]还需要说明的是，主从设备之间的通信请求与应答信号(Tx/Rx)跨时钟域传递是基于Partial handshake握手电路，握手信号可以为电平脉冲信号(Pulse),电平脉冲的跨时钟域传递是可以采用电平脉冲-电平脉冲转换电路(Pulse-to-pulse)。
[0040]可选地，输入电路包括:同步器，与输出电路连接，用于同步输出电路输出的通信数据。
[0041]可选地，输入电路还包括:数据锁存器，分别与输出电路与输入电路连接，用于接收输出电路发送的第一信号，其中，第一信号用于表征通信数据处于稳定状态;数据锁存器还用于根据第一信号将通信数据发送至输入电路的输入端。
[0042]具体地，在本方案中，上述数据锁存器可以为用于锁存数据的MUX，结合图4，在异步电路中的采样电路D-MUX中，上述第一信号tx_sel信号有效可以代表通信数据tx_data稳定，同步器synchronizer将上述第一信号同步到数据锁存器MUX的电路端，此时通信数据tx_data保持稳定，待到第一信号tx_sel被同步到数据锁存器MUX控制端后，数据锁存器则将通信数据发送至输入电路的输入端，数据采样则完成，采样电路D-MUX设计如图5所示。
[0043]可选地，输出电路使用两个输入电路的时钟节拍发送通信请求信号;输入电路使用两个输出电路的时钟节拍向输出电路反馈应答信号。
[0044]具体地，主设备电路(即上述输出电路)发送通信请求至从设备电路(即上述输入电路)可以使用2个从设备电路的时钟节拍，从设备电路反馈应答至主设备电路可以使用2个主设备电路的时钟节拍，在本方案中，通讯时间不包括请求和应答信号的产生时间。
[0045]可选地，通信数据至少包括:地址控制信号、字操作信号、读写控制信号、写数据以及读数据。
[0046]具体地，主从设备中的通信数据可以为地址控制信号Address，字操作信号BE，读写控制信号RW，写数据WDATA以及读数据RDATA。上述通信数据的跨时钟域传递也额可以基于图4中的异步处理电路，异步处理电路中的采样级数(Latch级数)也是可变的(2级/3级)，采样级数可以由PMU时钟管理模块(图4中未示出)提供。
[0047]下面介绍本申请的设计原理，结合图6，在主设备transmitter和从设备receiver进行通信时，主设备可以发往从设备的请求信号Tx，从设备响应主设备请求的应答信号Rx，地址控制信号Address，字操作信号BE，读写控制信号RW，写数据WDATA，读数据RDATA。结合图7，当主从设备工作于不同的时钟域时，需要在设备之间的通信链路加入异步处理模块Synchronizer，本方案的设计原理则是对图7中异步处理模块Synchronizer的改进。
[0048]综上，本方案基于异步握手和上述D-MUX采样电路来防止亚稳态产生，保证数据传输的正确。
[0049]实施例二
[0050]本申请还提供了一种异步电路，其特征在于，异步电路包括实施例一中任意一项的装置。
[0051]上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。
[0052]在本实用新型的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
[0053]在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
[0054]所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0055]另外，在本实用新型各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
[0056]以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
【主权项】
1.一种跨时钟域数据的传输装置，其特征在于，包括: 输出电路，用于输出通信数据； 输入电路，与所述输出电路连接，用于采样所述通信数据； 时钟控制电路，分别与所述输出电路以及所述输入电路连接，用于根据所述输出电路以及所述输入电路的时钟频率控制所述输入电路采样所述通信数据的采样拍数。2.根据权利要求1所述的装置，其特征在于，所述时钟控制电路还包括: 检测端，分别与所述输出电路以及所述输入电路连接，用于检测所述输出电路以及所述输入电路的时钟频率。3.根据权利要求2所述的装置，其特征在于，所述时钟控制电路还包括: 第一控制端，分别与所述检测端以及所述输入电路连接，用于在所述输出电路的时钟频率高于所述输入电路的时钟频率的情况下，控制所述输入电路按照第一采样拍数对所述输入电路的输出端的通信数据进行采样。4.根据权利要求3所述的装置，其特征在于，所述时钟控制电路还包括: 第二控制端，分别与所述检测端以及所述输入电路连接，用于在所述输出电路的时钟频率高于所述输入电路的时钟频率的情况下，控制所述输入电路按照第二采样拍数对所述输入电路的输出端的通信数据进行采样，其中，所述第二采样拍数小于所述第一采样拍数。5.根据权利要求1所述的装置，其特征在于， 所述输出电路还用于向所述输入电路发送通信请求信号。6.根据权利要求1所述的装置，其特征在于，所述输入电路包括: 同步器，与所述输出电路连接，用于同步所述输出电路输出的所述通信数据。7.根据权利要求6所述的装置，其特征在于，所述输入电路还包括: 数据锁存器，分别与所述输出电路与所述输入电路连接，用于接收所述输出电路发送的第一信号； 所述数据锁存器还用于根据所述第一信号将所述通信数据发送至所述输入电路的输入端。8.根据权利要求5所述的装置，其特征在于， 所述输出电路使用两个所述输入电路的时钟节拍发送所述通信请求信号； 所述输入电路使用两个输出电路的时钟节拍向所述输出电路反馈应答信号。9.根据权利要求1所述的装置，其特征在于，所述通信数据至少包括:地址控制信号、字操作信号、读写控制信号、写数据以及读数据。10.—种异步电路，其特征在于，所述异步电路包括权利要求1至权利要求9任意一项所述的装置。
【文档编号】G06F13/20GK205680088SQ201620307016
【公开日】2016年11月9日
【申请日】2016年4月12日 公开号201620307016.1, CN 201620307016, CN 205680088 U, CN 205680088U, CN-U-205680088, CN201620307016, CN201620307016.1, CN205680088 U, CN205680088U
【发明人】方励
【申请人】珠海格力电器股份有限公司