专利名称：基于SignalML语言的嵌入式通用通信板的制作方法
技术领域：
基于SignalML语言的嵌入式通用通信板可以实现不同厂家、不同类型的交通控制信号机与上位机之间的通信，并遵循所提出的一种新的城市交通信号控制系统数据交换标准-SignalML(交通信号标记语言)，可广泛应用于城市交通信号控制领域。
背景技术：
城市交通信号控制系统，作为智能交通系统的一个重要环节，对于缓解城市交通拥堵、保障交通畅通和维护良好的交通秩序发挥着举足轻重的作用。
然而，目前引进的国外比较成熟的城市交通信号控制系统所使用的通信协议都是专用协议，对外不开放，导致在进行系统扩容和新建时，必须使用原系统的专用信号机，且不便于系统的维护；同时有些系统通讯控制平台属非开放式，系统二次升级困难。由于缺乏统一的数据交换标准，以及国外系统的协议壁垒，不仅限制了不同信号机厂商广泛参与，导致对原有设备厂商的过分依赖，无法形成一种平等竞争的局面，而且也限制了国内外不同信号控制系统之间的融合，不利于实现不同控制系统之间的数据共享，提高整个城市交通控制系统的集成度，因此导致无法发挥城市交通信号控制系统的最大效益。
目前，在我国使用的最具有代表性且具有实效性的城市交通信号控制系统及其所使用的信号控制机和通信协议主要有以下几种，如下表1所示表1交通信号控制系统和信号控制机、通信协议概况表
综合分析，我们可以看出以上各个交通控制系统，中心与信号机都按照系统各自专用协议进行数据的传输并且对国产信号机无兼容性、整合不易，虽然ACTRA系统采用了开放的NTCIP协议，但是该协议与系统的控制功能和算法联系紧密，国内信号机遵循它开发具有很大的局限性，成本高。另外，虽然国内信号机的生产厂家也有不少，但生产的信号机功能少，可靠性差。
基于以上原因，我们设计了基于SignalML语言的嵌入式通用通信板，它可以实现不同厂家、不同类型的交通控制信号机与上位机之间的通信。
这里所提到的信号控制标记语言——SignalML语言(SignalMarkup Language)是统一描述、包装、存储以及传递信号控制数据的格式规范，便于不同的信号控制机可以基于这一规范方便的进行信号控制、信息的交换和共享。SignalML的建立将使信号控制数据与软件平台和信号控制器厂商分离，使不同类型平台之间数据传输变得方便、实时。可扩展标记语言XML(eXtensible Markup Language)是由W3C开发的一种数据描述语言标准。用XML描述的数据可以被计算机理解、传输和按照数据内容执行相应的操作。比如处理数据、按一定方式显示信息、存贮数据和对外场设备发布控制指令等。它允许用户根据不同的应用来自己定制编写标记，两个软件系统之间只要遵从相同的DTD或SCHEMA，就可以实现无障碍通讯。SignalML正是基于XML技术用来描述信号灯控制交叉口控制信息的一种标记语言规范，提供了一种通用的方法来定义既便于计算机解释又方便用户理解的信号灯控制交叉口的“数据集”，主要用来描述交叉口的几何布局结构、信号控制类型、交叉口控制、检测、监控设备信息，交叉口控制、检测参数信息，交叉口标志、标线信息，交叉口运行评价信息等的数据交换标准。
发明内容
本发明的目的在于提出一种切实可行的专门用于不能互相兼容的交通信号控制机与上位机控制系统之间的基于SignalML语言的嵌入式通用通信板，可以实现不同厂家、不同类型的交通控制信号机与上位机之间的通信，提高整个城市交通控制系统的系统集成度，从而发挥城市交通信号控制系统的最大效益。
本发明的特征在于所述的SignalML是指交通信号标记语言，该语言是基于可扩展标记语言来描述信号灯控制交叉路口控制信息的一种标记语言规范，它使信号控制数据与软件平台和信号控制器厂商分离，实现不同平台之间的数据传输，该通用通信板包括核心板和目标板，而目标板通过接插件把核心板内的微处理器以及外扩的存储器集成在一起，其中核心板，包括ColdFire系列微处理器MCF5272，Flash存储器，采用32M位的AM29LV320D芯片，工作在字模式状态，该芯片的输出使能信号输入端、写使能信号输入端、地址线、数据线分别与该微处理器MCF5272相应输出端相连，而片选信号的输入端和该微处理器MCF5272相连的片选跳线插件JP2的相应端相连；SDRAM存储器，采用128M位的MT48LC4M32B2芯片，该芯片包含的时钟信号、时钟使能信号、片选信号、写使能信号、行列地址脉冲输出引脚信号、地址线以及数据线在内的各端与该微处理器MCF5272的相应端相连；总线启动模式跳线接插件JP1，经过八位总线缓冲器74LCX541与该微处理器MCF5272的队列串行外围接口的相应信号端相连，作为总线启动时的模式跳线，缺省配置为1、2相连，选择32bits总线传输；
时钟电路，采用OSC 66M外部振荡电路芯片，向该微处理器MCF5272输出时钟信号；复位电路，采用MAX708TCSA芯片，当按下复位按钮时，该芯片便向该微处理器MCF5272提供复位信号；目标板，包括嵌入式TESTMODULE组件通过插件JP3和JP4将微处理器MCF5272以及外扩的存储器集成在该模块上，并设有两个UART接口、以太网接口、BDM接口、LCD接口、两个总线接口、PA接口及功能接口其中，UART接口采用芯片SP3243E，其发射器输入端、接收器输出端分别接在TESTMODULE组件的UART控制器接口的相应端上，而该芯片SP3243E的输出引脚、输入引脚分别与RS-232发射器的输入端和接收器的输出端相连，以便微处理器MCF5272实现对信号机及其它外部设备的通信；以太网接口采用芯片LXT972ALC，采用25M的时钟振荡电路，该芯片LXT972ALC的发射和接收接口数据、时钟信号及其相应的控制信号端分别与所述TESTMODULE组件的以太网接口的相应端相连，所述芯片LXT972ALC的输入输出数据线经隔离变压器芯片TG110-S050N5作用后，分别接在以太网接口的各相应管脚上，所述芯片LXT972ALC管理数据时钟信号及管理数据输入输出信号和启动信号也分别接在所述的TESTMODULE组件的各相应端上，以便上位机通过该以太网接口对微处理器MCF5272的访问；BDM接口是一种背景调试接口，与TESTMODULE组件的BDM控制器接口的相应端相连，供外部对核心板中的Flash存储器、SDRAM存储器调试用；CPLD，采用Xilinx CPLD系列器件XC95288XL-7TQ144C，该CPLD的测试接口引出作为目标板的JTAG接口，用于对该CPLD进行测试，将所述TESTMODULE组件的启动输出信号、定时器的输入输出信号和脉宽调制输出信号分别与所述CPLD相应端相连；所述微处理器MCF5272通过嵌入式TESTMODULE组件，使该微处理器的通用I/O信号、片选信号、地址线、数据线及各控制信号输出端与该CPLD各相应输入端相连，以充分利用可编程逻辑器件的优势，对外围总线接口GPBUS1进行控制，该外围总线接口GPBUS1不仅与CPLD各输出信号控制端相连，而且又与TESTMODULE组件的片选信号、输出使能信号、写使能信号、数据信号、传递应答信号、数据总线传输标记信号、中断输入信号相连，使得该总线能根据需要进行配置；PA接口，与TESTMODULE组件的通用I/O口的A端口相连，作为控制电路用；功能接口FUNC，与TESTMODULE组件的脉宽调制输出信号、定时器的输入输出信号以及队列串行外围接口的一些信号端相连，作为控制电路用；BUS1总线接口，与TESTMODULE组件的片选信号、数据总线传输标记信号、中断输入信号、输出使能信号、写使能信号、传递应答信号、数据线、地址线相连；LCD接口，与TESTMODULE组件的数据线、输出使能信号、写使能信号、片选信号、传递应答信号端相连，用于程序调试或者程序运行过程当中一些状态信息的显示；所述上位机中设置SignalML文档，而核心板的微处理器MCF5272上设有SignalML解析程序、SignalML生成程序和信号灯总线协议转化程序，核心板通过目标板的以太网接口以HTTP协议形式从上位机读取SignalML文件，经过SignalML解析后，生成信号机信息、信号灯信息、配时信息，然后再由信号灯总线协议转化程序将这些具体的信息以信号机可以理解的方式，发送给信号机，完成对信号机的控制；同时信号灯总线协议转化程序通过目标板的串口能够得到信号机的一些具体信息，再由SignalML生成程序将这些具体的信号机信息、信号灯信息及配时信息转化为SignalML形式的信息，存储起来，并由Web服务接口程序将这些SignalML信息通过以太网接口传递给上位机，在上位机再将这些信息以页面的形式显示或者生成相应的文件，存储起来。
试验证明本发明实现了不同厂家、不同类型的交通控制信号机与上位机之间的通信，提高了整个城市交通控制系统的集成度，从而使城市交通信号控制系统发挥出最大效益。
图1嵌入式通用通信板的核心板原理图；图2嵌入式通用通信板的核心板与目标板之间连接插件图；图3嵌入式通用通信板的目标板原理图；图4嵌入式通用通信板的目标板电源电路部分设计；
图5嵌入式通用通信板的信息流程图；图6 SignalML结构框架。
具体实施例方式
本发明的技术方案此基于SignalML语言的嵌入式通用通信板包括核心板和目标板两块板，其中核心板采用的是ColdFire微处理器5272，它具有可变长RISC(精简指令集)结构，并集成了具有高度代码密度的高性能内核和大量外围接口，采用μCLinux嵌入式操作系统。μCLinux是基于Linux内核开发的，是专门为无存储器管理单元的微处理器而打造的嵌入式操作系统，并且它也是在免费软件GNU公共许可证(GPL)下发布的自由软件。核心板包括存储器扩展部分(包括Flash和SDRAM存储器扩展两个部分)、复位和时钟电路设置部分以及启动电路配置部分。而目标板主要包括嵌入式TESTMODULE组件、电源电路部分、CPLD部分以及一些外围接口电路以太网接口、两个UART接口、BDM接口(背景调试端口)、LCD接口、JTAG接口、两个总线接口以及PA接口和一个功能接口FUNC。嵌入式TESTMODULE组件通过管脚JP3和JP4(如图2所示)将微处理器MCF5272以及外扩的存储器Flash和SDRAM集成在该模块上，使用时可将其作为一个元件处理。
核心板原理图如图1所示ColdFire系列微处理器MCF5272具有高性能、低价位、集成度高、性能优异等优点，片内32位地址和数据总线，处理器内核及总线频率为66MHZ，片内具有4KB SDRAM、16KB ROM和1KB的指令Cache，并且提供了丰富的外围接口，如两个通用异步/同步收发器(UART)、以太网模块、通用串行总线(USB)模块、外部存储器接口、队列串行外围接口(QSPI)等。
微处理器MCF5272存储器扩展包括Flash存储器扩展和SDRAM扩展两个部分，前者作为可在线进行电擦写的非易失性存储器，主要用来存放程序代码、常量以及在系统掉电后需要保存的用户数据；而后者则具有存储空间大、存取速度快、价格低的优点，主要用作程序的运行空间、数据及堆栈区，但必须定时刷新。其中Flash存储器采用存储容量为32M位的AM29LV320D芯片，将AM29LV320D的BYTE#接高电平，使AM29LV320D工作在字模式，并将该芯片的输出使能信号OE#、写使能信号WE#分别与MCF5272相对应的OE/RD和R/W相连，以便于MCF5272控制其相应的输出使能和读写操作，将其地址线A0-A20、数据线DQ0-DQ15分别与MCF5272的A1-A21、D16-D31相连，并将其片选信号接到核心板上的连接管脚JP2上的Flash.CS上，将复位信号RESET#引脚接高电平；而SDRAM存储器系统采用的是128M位的MT48LC4M32B2芯片，由于该芯片的数据总线宽度为32位，所以要将它的地址线A0-A9，A10和A11、数据线DQ0-DQ31分别与MCF5272对应的A2-A11，A10_PRECHG和A13、D0-D31相连，该芯片的时钟使能信号CKE、时钟信号CLK、片选信号CS#、写使能信号WE#、CAS#、RAS#、BA0-BA1分别与MCF5272的SDRAM控制器对应的SDCLKE、SDCLK、SDRAMCS/CS7、SDWE、CAS0、RAS0、SDBA0-SDBA1相连，将DQM0-DQM3分别与SDRAM控制器的BS0-BS3相连，这样MCF5272就可以对SDRAM进行随意的读写操作了。
启动配置电路包括总线启动模式跳线JP1和Flash片选跳线JP2，前者用于选择总线传输宽度，后者用于确定Flash存储器的片选信号。其中JP1经过八位的总线缓冲器74LCX51与QSPI(队列串行外围接口)模块的相应信号相连，作为总线启动时的模式跳线，缺省配置为1、2相连，选择32bits总线传输；JP2作为FLASH的片选跳线，用于选择FLASH存储器芯片的片选信号，1、2相连时使用片选信号CS0，2、3相连时使用片选信号CS1。
微处理器MCF5272的时钟模块由振荡频率为66MHZ的外部振荡电路模块提供，复位模块由电压监控电路芯片MAX708TCSA的RST引脚来提供复位信号，并将其与MCF5272微处理器的RESET引脚相连。当按下复位按钮S1时，MAX708TCSA的RST引脚输出低电平，对MCF5272进行复位操作。
目标板原理图如图3所示它详细的描述了目标板的电路连接原理图，共包括嵌入式TESTMODULE组件、电源电路部分、CPLD部分、以太网接口、两个UART接口、BDM接口(背景调试端口)、LCD接口、JTAG口、两个总线接口以及PA口和一个功能接口FUNC。嵌入式TESTMODULE组件通过管脚JP3、JP4将MCF5272、Flash、SDRAM集成在一个模块上，然后才在嵌入式TESTMODULE组件基础上进行了相应的接口电路的扩展，因此也可以说通过嵌入式TESTMODULE组件实现了核心板微处理器MCF5272对目标板的相关接口和器件的控制。
电源电路部分(如图4所示)将5v的交流电经过桥式整流之后，再经过正向调节器LM7805输出5v直流电，经过电容滤波之后，就可以提供稳定的5v直流电源，由于有些器件需要3.3v的直流电压，所以还要经过一个电压变换器，将5v的电压变换为3.3v的电压，最后再经过滤波处理之后，就可提供稳定的3.3v电源了。
CPLD部分采用的是Xilinx CPLD系列器件XC95288XL-7TQ144C，可使用Xilinx ISE软件进行开发设计，含有JTAG测试接口电路，具有可测试性，并且还具有在线可编程(ISPIn System Programmable)能力。已将CPLD模块的测试接口电路引出，作为目标板的JTAG接口，以便于对CPLD模块进行相应的测试。并且将MCF5272微处理器的通用I/O(GPIO)信号CPU.GPIO.PA
以及一些片选信号CS[2:6]、地址线A1-A22、数据线D16-D31、控制信号CPU.WE、CPU.OE、CPU.RST0等与CPLD相连，以充分利用可编程逻辑器件的优势，对外围总线接口GPBUS1进行控制。由于外围总线接口GPBUS1不仅与CPLD的输出相连，而且与嵌入式TESTMODULE组件的片选信号CS6、使能信号CPU.WE和CPU.OE、数据线D16-D31等相连，因此该总线可以便于根据需要进行配置，具有良好的扩展性。
以太网接口采用的是可以支持10Mbps和100Mbps的全双工操作的LXT972A快速以太网收发器芯片，以太网收发器芯片采用的时钟频率是25MHZ的时钟振荡电路，将LXT972A芯片的输入输出数据线TPIP、TPIN、TPFOP、TPFON经隔离变压器芯片TG110-S050N5作用之后，分别接在以太网接口的3、6、1、2管脚上，LXT972A的发送接受数据、时钟信号及其相应的控制信号TX EN、TX ER、TXD
、TX_CLK、RX_CLK、RX_DV、RX_ER、RXD
、COL、CRS分别与目标板TESTMODULE组件的以太网接口的ETH.ETXEN、ETH.ETXERR、ETH.ETXD
、ETH.ETXCLK、ETH.ERXCLK、ETH.ERXDV、ETH.ERXERR、ETH.ERXD
、ETH.ETXCOL、ETH.ECRS相连，并将LXT972A的管理数据时钟信号MDC及其输入输出信号MDIO和RESET分别接在嵌入式TESTMODULE组件的引脚ETH.EMDC、ETH.EMDIO、CPU.RST0上，这样就可以实现上位机通过以太网对嵌入式通信板的访问了。
UART接口采用的是SIPEX公司生产的RS-232收发器的SP3243芯片，它是一个三驱动、五接收器芯片。该芯片的发射器三个输入端T1IN、T2IN、T3IN引脚分别TESTMODULE组件的UART接口的UART.TXD2、UART.RTS2、UART.TXD1引脚上，其接收器输出端R1OUT、R2OUT、R5OUT分别接在UART接口的UART.CTS2、UART.RXD2、UART.RXD1引脚上，而该芯片的输出引脚T1OUT、T2OUT、T3OUT分别接在UART.J2的3、7引脚和UART.J1的3引脚上，作为RS-232发射器的输入；该芯片的输入引脚R1IN、R2IN、R5IN分别接在UART.J2的8、2引脚和UART.J1的2引脚上。这样两个串口就可以在MCF5272微处理器的控制之下与外部设备进行通信了。通过UART接口，一方面可以实现对μCLinux的配置，如添加用户程序、添加设备驱动和应用程序的移植等；另一方面通过串口，实现对信号机或者其他设备的访问或者控制。
MCF5272微处理器采用背景调试模式(BDM，Background DebugMode)调试，通过BDM接口，可以实现SDRAM检测、Flash检测、Flash文件烧写、RAM文件烧写、单步调试等等。通过LCD接口，可以实现在程序调试或者程序运行过程当中一些状态信息的显示，可以起到增强系统可视化的效果。其它的接口可参见本图中相应的原理子图，这些接口为嵌入式通用通信板提供了丰富的外围设备接口资源、调试接口和电源接口，为系统功能的调试、扩充提供了强有力的设备资源基础。
结合5图作进一步的说明参照图5，基于SignalML语言的嵌入式通用通信板的信息流程框图如图5所示，上位机通过以太网与嵌入式通用通信板相连，而信号机又可以通过串口与通信板相连，由此就可以完成上位机与信号机的互连，实现上位机对信号机状态信息的查询和控制操作。针对信号机通信协议的封闭性或者多样性，嵌入式通用通信板完成SignalML信息的HTTP传输协议与信号灯总线协议的转化，实现两者之间的无障通信。当上位机欲控制信号机时，将相关的信息以SignalML形式按照HTTP协议，通过以太网与嵌入式通信板取得联系，然后再由SignalML的解析程序将SignalML信息分解成信号机的配时等其它的具体信息，然后再由信号灯总线协议转化程序将这些具体的信息以信号机可以理解的方式，发送给信号机，完成对信号机的控制；当欲查询信号机的状态时，通过信号灯总线协议转化程序，可以获得信号机的一些具体信息，然后再由SignalML生成程序将这些具体的信息转化为SignalML格式存储起来，最后将这些信息以SignalML格式按照HTTP协议传到上位机的服务器端程序，并将这些SignalML格式的信息以页面形式显示或者生成相应的文件，存储起来。
根据交通控制系统的数据需求分析，和考虑到本数据规范的实际应用，所定义的既便于计算机解释，又方便用户理解的信号灯控制交叉口的“数据集”的初步架构如图6所示。
权利要求
1.基于SignalML语言的嵌入式通用通信板，其特征在于，所述的SignalML是指交通信号标记语言，该语言是基于可扩展标记语言来描述信号灯控制交叉路口控制信息的一种标记语言规范，它使信号控制数据与软件平台和信号控制器厂商分离，实现不同平台之间的数据传输，该通用通信板包括核心板和目标板，而目标板通过接插件把核心板内的微处理器以及外扩的存储器集成在一起，其中核心板，包括ColdFire系列微处理器MCF5272，Flash存储器，采用32M位的AM29LV320D芯片，工作在字模式状态，该芯片的输出使能信号输入端、写使能信号输入端、地址线、数据线分别与该微处理器MCF5272相应输出端相连，而片选信号的输入端和该微处理器MCF5272相连的片选跳线插件JP2的相应端相连；SDRAM存储器，采用128M位的MT48LC4M32B2芯片，该芯片包含的时钟信号、时钟使能信号、片选信号、写使能信号、行列地址脉冲输出引脚信号、地址线以及数据线在内的各端与该微处理器MCF5272的相应端相连；总线启动模式跳线接插件JP1，经过八位总线缓冲器74LCX541与该微处理器MCF5272的队列串行外围接口的相应信号端相连，作为总线启动时的模式跳线，缺省配置为1、2相连，选择32bits总线传输；时钟电路，采用OSC_66M外部振荡电路芯片，向该微处理器MCF5272输出时钟信号；复位电路，采用MAX708TCSA芯片，当按下复位按钮时，该芯片便向该微处理器MCF5272提供复位信号；目标板，包括嵌入式TESTMODULE组件通过插件JP3和JP4将微处理器MCF5272以及外扩的存储器集成在该模块上，并设有两个UART接口、以太网接口、BDM接口、LCD接口、两个总线接口、PA接口及功能接口其中，UART接口采用芯片SP3243E，其发射器输入端、接收器输出端分别接在TESTMODULE组件的UART控制器接口的相应端上，而该芯片SP3243E的输出引脚、输入引脚分别与RS-232发射器的输入端和接收器的输出端相连，以便微处理器MCF5272实现对信号机及其它外部设备的通信；以太网接口采用芯片LXT972ALC，采用25M的时钟振荡电路，该芯片LXT972ALC的发射和接收接口数据、时钟信号及其相应的控制信号端分别与所述TESTMODULE组件的以太网接口的相应端相连，所述芯片LXT972ALC的输入输出数据线经隔离变压器芯片TG110-S050N5作用后，分别接在以太网接口的各相应管脚上，所述芯片LXT972ALC管理数据时钟信号及管理数据输入输出信号和启动信号也分别接在所述的TESTMODULE组件的各相应端上，以便上位机通过该以太网接口对微处理器MCF5272的访问；BDM接口是一种背景调试接口，与TESTMODULE模组件的BDM控制器接口的相应端相连，供外部对核心板中的Flash存储器、SDRAM存储器调试用；CPLD，采用Xilinx CPLD系列器件XC95288XL-7TQ144C，该CPLD的测试接口引出作为目标板的JTAG接口，用于对该CPLD进行测试，将所述TESTMODULE组件的启动输出信号、定时器的输入输出信号和脉宽调制输出信号分别与所述CPLD相应端相连；所述微处理器MCF5272通过嵌入式TESTMODULE组件，使该微处理器的通用I/O信号、片选信号、地址线、数据线及各控制信号输出端与该CPLD各相应输入端相连，以充分利用可编程逻辑器件的优势，对外围总线接口GPBUS1进行控制，该外围总线接口GPBUS1不仅与CPLD各输出信号控制端相连，而且又与TESTMODULE组件的片选信号、输出使能信号、写使能信号、数据信号、传递应答信号、数据总线传输标记信号、中断输入信号相连，使得该总线能根据需要进行配置；PA接口，与TESTMODULE组件的通用I/O口的A端口相连，作为控制电路用；功能接口FUNC，与TESTMODULE组件的脉宽调制输出信号、定时器的输入输出信号以及队列串行外围接口的一些信号端相连，作为控制电路用；BUS1总线接口，与TESTMODULE组件的片选信号、数据总线传输标记信号、中断输入信号、输出使能信号、写使能信号、传递应答信号、数据线、地址线相连；LCD接口，与TESTMODULE组件的数据线、输出使能信号、写使能信号、片选信号、传递应答信号端相连，用于程序调试或者程序运行过程当中一些状态信息的显示；所述上位机中设置SignalML文档，而核心板的微处理器MCF5272上设有SignalML解析程序、SignalML生成程序和信号灯总线协议转化程序，核心板通过目标板的以太网接口以HTTP协议形式从上位机读取SignalML文件，经过SignalML解析后，生成信号机信息、信号灯信息、配时信息，然后再由信号灯总线协议转化程序将这些具体的信息以信号机可以理解的方式，发送给信号机，完成对信号机的控制；同时信号灯总线协议转化程序通过目标板的串口能够得到信号机的一些具体信息，再由SignalML生成程序将这些具体的信号机信息、信号灯信息及配时信息转化为SignalML形式的信息，存储起来，并由Web服务接口程序将这些SignalML信息通过以太网接口传递给上位机，在上位机再将这些信息以页面的形式显示或者生成相应的文件，存储起来。
全文摘要
本发明属于城市交通信号控制领域，其特征在于该通信板是一种基于可扩展标记语言来描述信号灯控制交叉路口控制信息的标记语言规范，可使不同厂家、不同类型的交通控制信号机与上位机之间通信的通信板，它把目标板与核心板相集成，通过目标板来实现上位机与核心板之间的通信，同时在目标板上又配置了CPLD器件，以便核心板通过目标板上的CPLD来控制并按需配置总线，实现对信号机及其他总线设备的通信。本发明具有同用性强、集成度高、能充分发挥城市交通信号控制系统最大效益的优点。
文档编号G08G1/00GK1750532SQ20051010249
公开日2006年3月22日 申请日期2005年9月15日 优先权日2005年9月15日
发明者石建军, 于泉, 顾九春 申请人:北京工业大学