专利名称：一种基于fpga的s模式ads_b系统的纠检错方法
技术领域：
本发明涉及ー种空中交通管制信号处理方法，尤其涉及一种基于FPGA的S模式ADS_B系统的纠检错方法。
背景技术：
随着我国经济的高速发展，中国民航运输业也在快速增长，航空领域出现前所未有的发展形势，我国民航传统的空管系统主要是基于一次雷达系统和二次监视雷达系统的雷达监管系统。雷达系统造价昂贵，覆盖面积有限，功能有限。ADS-B是国际民航组织正在推广的集现代最先进的数据通信、卫星导航和监视技术于一体的新一代航行监视技术，可应用于机场附近空域和机场场面的航空器监视，高密度飞行区域的空中交通导航、监视和管理。还可应用于无雷达区域的远程航空器运行监视。而且与传统雷达监视技术相比，ADS-B 系统具有使用成本低、精度误差小、监视能力强、传输信息量大等优势。 ADS-B技术首先要解决的问题是用于监视处理时的应答有效获取。由于ADS-B系统与传统监视模式采用完全不同的形式，在解决融合处理方面需要新的处理方法。由于S模式ADS-B系统使用了模式S数据链，所以是ー个全新的系统概念。ADS-B系统采用广播的方式共享传输信道，而不是传统模式采用的点名式询问，造成干扰增多，对解码算法要求更为苛刻。现有的ADS_B系统，在纠检错方面，采用的是传统CRC纠错算法，有很大的局限性，因为只有低置信度位都包含在ー个24比特窗中时，才可以进行正确的纠错。如果低置信度比特位，有I位不能用ー个24比特窗包括吋，纠检错机制就不能把错误纠正过来。另外该算法中，计算參考功率所用的是采样点功率直接求平均值的方法，这样会带来很大的不精确度，降低了系统的可靠性。
发明内容
本发明所要解决的技术问题是提供一种可以有效去除空间干扰，准确地纠正在任意位置上的突发错误比特，高效实时的进行消息解码的基于FPGA的S模式ADS_B系统的纠检错方法。本发明解决上述技术问题所米用的技术方案为一种基于FPGA的S模式ADS_B系统的纠检错方法，包括如下步骤
SI.系统检测初始化，对ADS_B系统中数据參数、门限值进行初始化配置。S2 .參考功率值的确定
521.若一个采样点的功率值大于门限值，其随后连续的3以上采样点的功率值都在门限值以上，那么采样点的位置可以看做是ー个有效脉冲位置，采样率10点/y s ;
522.有效脉冲位置内的某一个采样点，跟前ー个采样点之间的功率差大于门限值，且跟后ー个采样点之间的功率差小于门限值，那么可判定此采样点在一个脉冲上升沿上；
523.若系统检测到4个脉冲具有0ii S、I. 0 ii s、3. 5 ii s、4. 5 ii s的时序，且这4个位置处有效脉冲的上升沿个数不少于2个，则认定这4个脉冲是ADS_B消息的前导报头脉冲；
524.在前导报头脉冲的每个上升沿后选择3个采样点，组成ー个采样点集合，采样率10 点 / y s ;
525.分别对每一个采样点找出2dB摆幅内的其他采样点，并计算其他采样点的数目，找出该数目的最大值，如果最大值唯一，那么该最大值对应采样点的功率值就是报头的參考功率值，如果最大值不唯一，那么计算产生该最大值对应的采样点的功率平均值，作为报头的參考功率值。S3.位的提取和置信度分析
531.ADS_B消息采用PPM编码方式，每个比特位由chipl和chip2两部分组成，chipl表示比特位的前半比持，chip2表示比特位的后半比持，对接收到的消息进行采样，每个比特位上采样点数为2N,姆个chip上的采样点数为N ；
532.对每个比特位的采样点，依次求出采样点功率值在參考功率值正负3dB范围之内的点集合，chipl中点用chipl_A表示，chip2中点用chipO_A ；
533.对每个比特位的采样点，依次求出采样点功率值比參考功率值小6dB以上的点集合，chipl中点用chipl_B表示，chipO中点用chip2_B表示；
534.对集合chipl_A、chip2_A、chipl_B、chip2_B中的采样点进行加权运算,对姆个chip中，边沿采样点的权重值定为I，其余采样点的权重值定为2，得到的权重累加值分别记为 w_chipl_A, w_chip2_A, w_chipl_B> w_chip2_B;
535.通过公式I和2,计算scorel和score2
scorel = w_cnipl_A - w_cnip2A + w_cnip2_B - w_chipl_B 11) score2 = w_chip2_A - w_chipl_A + w_chipl_B - w_chip2_B (2)
536.比较scorel和score2,若scorel大于score2,则该比特位的值为‘1’，否则该比特位的值为‘O，,当scorel和score2相等时,该比特位的值为‘O，，若scorel、score2的两个值的差大于或等于3，则推断该位代码的值为高置信度，否则为低置信度。S4.消息纠检错
541.消息数据中，若步骤S46所得到的低置信度位有M个，若M大于5，则认为误码太多，须丢弃数据；若M小于或等于5，则每次只对ー个低置信度位，置‘0’;并将其余所有数据比特位，置‘I’ ；共组成M组数据，将每组数据依次通过CRC电路，输出为每个低置信度位所对应的位校正子；
542.将ADS_B消息数据，经过CRC电路，输出错误校正子，若错误校正子全为0，则表示消息数据传输正确，若错误校正子不全为0，则表示消息数据传输错误；
543.遍历低置信度位对应位校正子的所有的组合，对每个组合中的位校正子，进行异或相加，得到该组合中所有位校正子的组合校正子；
544.将ー个组合校正子与错误校正子进行比较，若相等，则对该组合中所有位校正子对应的低置信度位取反，实现纠错；若不相等，将其他组合校正子与错误校正子的比较，直至IJ相等；若在所有的组合校正子与错误校正子的比较中，均不相等，则认为这组ADS_B数据误码位太多，丢弃数据。本发明的有益效果本发明基于FPGA的流水线处理，在參考功率值的计算中，没有对所有采样点的功率直接求平均值，而是通过一定的算法优化，使计算出的參考功率值更加的精确。在纠检错过程中，可以纠正在任意位置的错误比特，不需要把错误比特限定在ー个24bit窗里，大大增强了纠检错的概率。现今通信越来越追求速度高、可靠性强，本发明真正地做到了基于并行处理、速度快、精度高等特点，使系统的性能和抗干扰能力，有了很大的提闻。
图I是本发明的流程 图2是參考功率值计算流程 图3消息位的提取与置信度分析流程 图4 CRC电路；
图5纠错流程图。
具体实施例方式下面结合附图，给出本发明各个功能模块内部信号处理方法的具体实施例。本发明包括以下4个信号处理步骤系统测试初始化、參考功率值的计算、位的提取和置信度判定、消息的纠检错，如图I所示。各模块信号具体处理流程如下
SI.系统检测初始化，对ADS_B系统中数据參数、门限值进行初始化配置。S2 .參考功率值的确定，如图2所示
521.若一个采样点的功率值大于门限值，其随后连续的3个采样点或更多采样点的功率值都在门限值以上，那么采样点的位置可以看做是ー个有效脉冲位置；
522.有效脉冲位置内的某一个采样点，跟前ー个采样点之间的功率差大于门限值，且跟后ー个采样点之间的功率差小于门限值，那么可判定此采样点处于ー个脉冲上升沿上；
523.若系统检测到4个脉冲具有0ii S、I. 0 ii s、3. 5 ii s、4. 5 ii s的时序，且这4个位置处有效脉冲的上升沿个数不少于2个，则认定这4个脉冲是ADS_B消息的前导报头脉冲；
524.在前导报头脉冲的每个上升沿后选择3个采样点，组成ー个采样点集合，采样率10 点 / y s ;
525.分别对每一个采样点找出2dB摆幅内的其他采样点，并计算其他采样点的数目，找出该数目的最大值，如果最大值唯一，那么该最大值对应采样点的功率值就是报头的參考功率值，如果最大值不唯一，那么计算产生该最大值对应的采样点的功率平均值，作为报头的參考功率值。S3.位和置信度判定，如图3所示
本发明中ADS-B数据位提取与置信度判定主要在时域中处理，即对ADS-B数字信息进行形状分析，得出其代码位和代码位置信度，所用的算法是振幅比较法，具体操作如图2所示。该算法充分利用每ー个数据位的10个采样点的信息与參考功率值之间的关系来确定数据位和数据位的置信度，这ー过程信号具体处理流程如下
531.假设每个比特位的10个采样值点用s0,si, s2, s3, s4, s5, s6, s7, s8, s9来表示，同时将姆个比特位的两个chip用chipl和chip2来表示,chipl包含比特位的前五个采样点，记为s0, si, s2, s3, s4, chip2包含比特位的后五个采样点，记为s5, s6, s7, s8, s9 ；
532.对每个比特位的十个采样点，依次求出采样点功率值在參考功率值正负3dB范围之内的点集合，chipl中点用chipl_A表示，chip2中点用chip2_A表示；
533.对每个比特位的十个采样点，依次求出采样点功率值比參考功率值小6dB以上的点集合，chipl中点用chipl_B表示,chipO中点用chip2_B表示；
534.对chipl_A、chip2_A、chipl_B、chip2_B这4个集合中的点进行加权运算,其中sO, s4, s5, s9的权重为I, si, s2, s3, s6, s7, s8的权重为2。举例说明如果集合chipl_A中的元素有sl，s2，s3，则chipl_A集合的权重值*w_chipl_A = 1X1 + 2X2 =5。这样得到的 4 个权重累加值分别记为 w_chipl_A, w_chip2_A, w_chipl_B, w_chip2_B ；
535.计算代码为0或I的可能性值,分别记为scorel和score2 scorel = w_chipl_A - w_cnip2A + w_chip2_B - w_chipl_B 11) score2 = w_chip2_A - w_chipl_A + w_chipl_B - w_chip2_B (2)
536.比较scorel和score2,若scorel大于score2,则该比特位的值为‘I’，否则该比特位的值为‘O，,当scorel和score2相等时,该比特位的值为‘O，，若scorel、score2的两个值的差大于或等于3，则推断该位代码的值为高置信度，否则为低置信度。S4.消息纠检错
541.消息数据中，若步骤S46所得到的低置信度位有M个，若M大于5，则认为误码太多，须丢弃数据；若M小于或等于5，则每次只对ー个低置信度位，置‘0’;并将其余所有数据比特位，置‘I’ ；共组成M组数据，将每组数据依次通过CRC电路，输出为每个低置信度位所对应的位校正子；
542.将ADS_B消息数据，经过CRC电路，如图4所示，输出错误校正子，若错误校正子全为0，则表示消息数据传输正确，若错误校正子不全为0，则表示消息数据传输错误；
543.遍历低置信度位对应位校正子的所有的组合，对每个组合中的位校正子，进行异或相加，得到该组合中所有位校正子的组合校正子；
544.将ー个组合校正子与错误校正子进行比较，若相等，则对该组合中所有位校正子 对应的低置信度位取反，实现纠错；若不相等，将其他组合校正子与错误校正子的比较，直到相等；若在所有的组合校正子与错误校正子的比较中，均不相等，则认为这组ADS_B数据误码位太多，丢弃数据，纠检错具体流程如图5所示。完成上述步骤SI到S4的处理后，就可有效的对S模式的ADS_B消息进行纠错与检错处理。
权利要求
1.一种基于FPGA的S模式ADS_B系统的纠检错方法，其特征在于包括以下步骤 S1.系统检测初始化，对ADS_B系统中数据參数、门限值进行初始化配置； S2 .參考功率值的确定； S21.若一个采样点的功率值大于门限值，其随后连续的3个以上采样点的功率值都在门限值以上，那么采样点的位置为ー个有效脉冲位置； S22.有效脉冲位置内的某一个采样点与前一个采样点之间的功率差大于门限值，且与后一个采样点之间的功率差小于门限值，那么可判定此采样点处于ー个脉冲上升沿上； S23.若系统检测到4个脉冲具有Oii S、I. O ii s、3. 5 ii s、4. 5 ii s的时序，且这4个位置处有效脉冲的上升沿个数不少于2个，则认定这4个脉冲是ADS_B消息的前导报头脉冲； S24.在前导报头脉冲的每个上升沿后选择3个采样点，组成ー个采样点集合，采样率.10 点 / y s ; S25.分别对每一个采样点找出2dB摆幅内的其他采样点，并计算其他采样点的数目，找出该数目的最大值，如果最大值唯一，那么该最大值对应采样点的功率值就是报头的參考功率值，如果最大值有两个以上，那么计算产生该最大值对应的采样点的功率平均值，作为报头的參考功率值； S3.位的提取和置信度分析； S31.ADS_B消息采用PPM编码方式，每个比特位由chipl和chip2两部分组成，chipl表示比特位的前半比持，chip2表示比特位的后半比持，对接收到的数据进行采样，每个比特位上采样点数为2N,姆个chip上的采样点数为N ； S32.对消息数据中每个比特位的采样点，依次求出采样点功率值在參考功率值正负3dB范围之内的采样点，chipl中采样点用集合chipl_A表示，chip2中采样点用集合chip2_A 表不； S33.对每个比特位的采样点，依次求出采样点功率值比參考功率值小6dB以上的采样点，chipl中采样点用集合chipl_B表示，chip2中采样点用集合chip2_B表示； S34.对集合chipl_A、chip2_A、chipl_B、chip2_B中的采样点进行加权运算,对姆个chip中，边沿采样点的权重值定为I，其余采样点的权重值定为2，得到的权重累加值分别记为 w_chipl_A, w_chip2_A, w_chipl_B> w_chip2_B; S35.通过以下公式(I)和(2),计算scorel和score全文摘要
本发明涉及一种基于FPGA的S模式ADS_B系统的纠检错方法，它包括以下步骤S1.系统检测初始化；S2.参考功率值计算；S3.位的提取和置信度判定；S4.消息纠检错；本发明的有益效果可以在外界干扰的情况下，对接收到的ADS_B消息，用基于FPGA的硬件处理进行有效的比特位提取，并对其进行纠错检错，为接下来的消息解码工作做出铺垫。
文档编号G08G5/00GK102831789SQ20121030059
公开日2012年12月19日 申请日期2012年8月22日 优先权日2012年8月22日
发明者张超, 杨瀚程, 郭焘, 蒲朝飞, 吴盼, 冯岩, 林红 申请人:宁波成电泰克电子信息技术发展有限公司