专利名称：一种基于cpld或fpga的多通道信号灯状态检测器的制作方法
技术领域：
本实用新型涉及电子警察系统，具体是电子警察系统中信号灯状态检测器。
背景技术：
在电子警察系统中，一般通过交通信号灯的状态判断交通违法行为。信号灯状态检测器就是用来获取信号灯状态的一种电子设备。信号灯状态检测器，即检测信号灯的亮灭情况，并以I/O信号或者串口协议的方式输出检测结果。现有的信号灯状态检测器主要由三部分组成:前端电路、协议处理、输出接口。前端电路将信号灯并联而来的电源信号转换成适合后续电路处理的电平信号；协议处理部分将检测到的信号灯状态转换成高低电平的I/o信号或者串口协议数据。目前，现有技术都是基于单片机来进行信号处理、协议转换以及控制输出的。由于单片机性能的限制，当处理多个通道的信号灯时，只能做简单的信号灯状态检测和结果上报，不能有效的过滤干扰信号以及灵活实现其它附加功能；加之，单片机本身容易受干扰影响，导致出现程序跑飞、死机等问题，即使利用watchdog解决上述问题，但是从系统异常到watchdog复位，再到设备重启正常工作这段时间，也会漏掉信号灯状态检测，这样对于整个 电子警察系统来说就会出现漏拍或者误拍的问题。
实用新型内容针对上述技术问题，本实用新型提供一种多通道信号灯检测相互独立、并行工作，利用数字技术去信号干扰，使用纯硬件实现检测的信号灯状态检测器。本实用新型解决上述技术问题采用的技术方案为:一种基于CPLD或FPGA的多通道信号灯状态检测器，包括与CPLD或FPGA处理系统连接的时钟电路和与数个通道的交通信号灯分别连接的前端电路，该前端电路对每一输入信号灯的信号处理后输出一信号，该输出的每一信号输入所述CPLD或FPGA处理系统，CPLD或FPGA处理系统对每一输入信号处理后对应输出每一通道的I/o信号，并输出数据。作为优选，所述前端电路包括电阻网络和隔离电路，所述交通信号灯的电源信号通过所述电阻网络降压、整流后，再通过所述隔离电路输出TTL电平信号。作为优选，每一所述前端电路输出的信号依次经所述CPLD或FPGA处理系统内部的边沿检测电路、去信号干扰电路、延时电路后输出所述I/o信号，并通过串口输出协议数据。作为优选，所述去信号干扰电路为毛刺信号检测电路。作为优选，所述毛刺信号检测电路的检测阈值由所述串口写入CPLD或FPGA处理系统内部的寄存器。作为优选，所述延时电路的延时时间值由所述串口写入CPLD或FPGA处理系统内部的寄存器。从以上方案可知，本实用新型完全抛弃了现有技术采用单片机处理的方式，而是采用一片CPLD或FPGA进行核心处理，不仅完成了多个检测通道完全独立，并行工作、没有性能瓶颈，系统不存在死机问题、可以长期稳定工作；而且每通道都能采用数字技术过滤干扰信号，保证检测的准确性，使电子警察系统不会产生漏拍或误拍的现象。
图1是本实用新型一种优选方式的结构框图；图2是本实用新型的CPLD或FPGA处理系统的内部框图。
具体实施方式
以下结合附图对本实用新型作进一步地详细说明:本实用新型的信号灯状态检测器包括与CPLD或FPGA处理系统I连接的时钟电路2和与数个通道的交通信号灯3分别连接的前端电路4，该前端电路对每一输入信号灯的信号处理后输出一信号，该输出的每一信号输入所述CPLD或FPGA处理系统,CPLD或FPGA处理系统对每一输入信号处理后对应输出每一通道的I/O信号5，并输出数据6。图1中η个通道的信号灯的电源信号经前端电路处理后接入CPLD或FPGA处理系统，由CPLD或FPGA处理系统完成一系列处理之后再输出I/O信号和通过串口输出检测结果等数据。前端电路对输入的信号灯电源通过电阻网络41降压、整流，再通过隔离电路42输出TTL电平信号。CPLD或FPGA处理系统对每路输入信号进行相应处理后再根据使用需求输出TTL电平或者开关量等I/O信号以及输出串口协议数据。同时，时钟电路为CPLD或FPGA处理系统提供运行时钟，保证检测器正常、准确运行。在本实用新型中，每一所述前端电路输出的信号依次经所述CPLD或FPGA处理系统I内部的边沿检测电路11、去信号干扰电路12、延时电路13后输出所述I/O信号，并通过串口输出协议数据，所述去信号干扰电路为毛刺信号检测电路。如图2所示，CPLD或FPGA处理系统内部对每路输入信号首先由边沿检测电路检测信号跳变，再由毛刺信号检测电路过滤毛刺信号，当检测到信号跳变之后开始计算信号宽度，当宽度小于设定值，比如50ms，则认为是毛刺，信号直接过滤。在实`施过程中，如信号灯供电电源为50Hz/220V交流信号，当交流信号丢失广2个周期，将出现电源闪断，如果不加过滤就可能产生误报。本实用新型的毛刺信号检测阈值由所述串口写入CPLD或FPGA内部寄存器，并进行相应的设置，一般地，范围在0miTl50mS，刻度10ms。信号经过滤后，延时电路可以针对信号灯亮或者灭增加延时输出时间，时间范围一般为(Γ3.1秒，时间刻度为0.1秒，延时时间值由上位机通过串口写入CPLD或FPGA内部寄存器，并进行相应的设置，每通道的亮、灭延时时间都可以单独设置。从上可知，本实用新型的检测器完全抛弃了现有技术采用单片机处理的方式，使用纯硬件实现信号灯状态检测，具体是采用一片CPLD或FPGA进行核心处理，达到了多个检测通道完全独立、并行工作的目的，系统没有性能瓶颈，因此本实用新型具备极高的信号处理稳定性以及响应实时性；本实用新型的整个系统没有使用微处理器，系统不存在程序异常、死机问题、可以长期稳定工作，因此具备极高的系统稳定性；每个信号通道都采用数字技术去干扰功能，保证检测的准确性，使电子警察系统不会产生漏拍或误拍的现象；同时可以灵活的设置信号亮、灭的延时时间，具备高可靠性的同时也可以满足各种使用上的需求。
权利要求1.一种基于CPLD或FPGA的多通道信号灯状态检测器，其特征在于:包括与CPLD或FPGA处理系统连接的时钟电路和与数个通道的交通信号灯分别连接的前端电路，该前端电路对每一输入信号灯的信号处理后输出一信号，该输出的每一信号输入所述CPLD或FPGA处理系统，CPLD或FPGA处理系统对每一输入信号处理后对应输出每一通道的I/O信号，并输出数据。
2.根据权利要求1所述的检测器，其特征在于:所述前端电路包括电阻网络和隔离电路，所述交通信号灯的电源信号通过所述电阻网络降压、整流后，再通过所述隔离电路输出TTL电平信号。
3.根据权利要求1或2所述的检测器，其特征在于:每一所述前端电路输出的信号依次经所述CPLD或FPGA处理系统内 部的边沿检测电路、去信号干扰电路、延时电路后输出所述I/O信号，并通过串口输出协议数据。
4.根据权利要求3所述的检测器，其特征在于:所述去信号干扰电路为毛刺信号检测电路。
5.根据权利要求4所述的检测器，其特征在于:所述毛刺信号检测电路的检测阈值由所述串口写入CPLD或FPGA处理系统内部的寄存器。
6.根据权利要求3所述的检测器，其特征在于:所述延时电路的延时时间值由所述串口写入CPLD或FPGA处理系统内部的寄存器。
专利摘要本实用新型涉及电子警察系统，具体说是电子警察系统中一种基于CPLD或FPGA的多通道信号灯状态检测器，其包括与CPLD或FPGA处理系统连接的时钟电路和与数个通道的交通信号灯分别连接的前端电路，该前端电路对每一输入信号灯的信号处理后输出一信号，该输出的每一信号输入所述CPLD或FPGA处理系统，CPLD或FPGA处理系统对每一输入信号处理后对应输出每一通道的I/O信号，并输出数据。本实用新型不仅完成了多个检测通道完全独立，并行工作、没有性能瓶颈，系统不存在死机问题、可以长期稳定工作；而且每通道都能采用数字技术过滤干扰信号，保证检测的准确性，使电子警察系统不会产生漏拍或误拍的现象。
文档编号G08G1/097GK203102604SQ20132012134
公开日2013年7月31日 申请日期2013年3月15日 优先权日2013年3月15日
发明者鲁志国, 李寿兵 申请人:湖南赛道科技有限公司