专利名称：外部不可推测数据的rom(eurom)的制作方法
技术领域：
本发明涉及电可编程只读存贮器，特别涉及带有一个被嵌入的控制器的存贮器，该控制器允许该存贮器内容的独立的变化而无需移开与一个该存贮器是它的一组成部分的系统。
微处理器为基础的系统和子系统通常利用一个只读存贮器(ROM)去存贮至少某些操作系统程序。近年来，开发了新的电可编程只读存贮器(EPROM)并已在商业上使用。这些存贮器包括有各种器件技术。最常应用的是诸如EEPROM，Flach，带有备有电池的SRAM或FRAM的简单的一种非易失性存贮器。
为了使被存贮在这些存贮器内的程序在系统中变化，这些新的存贮器技术提供了一电位。但是，由于该系统往往需要利用这个电位，因而这个电位不能完全商业的实现。
本发明的一个目的是提供一种由可编程存贮组件，该组件具有一个被嵌入其中的控制器，该控制器允许该存贮器内容的变化与该系统无关，该组件虽是该系统的一部分，并且不需要从系统中移去该组件。
简而言之，本发明企图提供一种用来编程/数据更新的带有一个被嵌入的微控制器(即控制器、处理器、或控制逻辑)的电可编程只读存贮器组件。
据上所述，该组件实际上是充当一种现有技术的ROM。在备用状态时，该嵌入的微控制器接收从在该组件上的一外部端口进入一低负荷通讯接口的数据。该外部端口和低负荷通讯接口与该组件是其一个操作部件的该系统无关。当从该低负荷通讯接口接收到一指令时，该微控制器响应于微控制器输入而转换该存贮器件从而开始一更新期。该微控制器从该低负荷通讯接口接收低负荷数据并将它写入该存贮器件。当低负荷处理终止时，微控制器将该存贮器件转换回它的系统接口。
该存贮器件可以是任何标准存贮部件。实际可行的是诸如EEPROM，Flash存贮器，带有备用电池的静态RAM，铁电RAM等非易失性存贮器，或任何其它的非易失存贮器技术或导致数据的非易失性存贮实现的非易失性存贮器。
转换逻辑指示哪个通道访问该存贮器。在正常的系统工作时，该存贮器从该标准存贮器接口被访问。当该组件是在一存贮器更新状态时，该存贮器件由该嵌入的微控制器访问。
对外界来说，该嵌入的低负荷通讯接口可以是任何合适的接口，这时需要在该组件外壳上附加引线或嵌入一连接器。它还可以是一个诸如RF通道，红外通道或光通道之类的无线接口。
一个包括有引线插座的组件的实施例允许一个附加的存贮器件在其上部插入。该附加的存贮器件包括有存贮器和解码逻辑并且还可包括能够将另件的附加的存贮器件插入的引线插座。
对一个带有插入的附加存贮器的组件进行编程的逻辑与没有插入组件是相同的。因而一个多层组件仅仅是在该基本组件上或另一个存贮器升级器件上面叠加了一个存贮器件而已。该可多层的特征允许不同类型的存贮器技术进行组合(即由CMOS，RAM或FLASH组件组合)。
上述以及其它的目的，观点和优点将结合附图在下面对本发明的最佳实施例的详细说明中能得到很好的理解，附图中的相同标号表明在各图中的相同元件。
图1是根据本发明的教导的一个具有一个嵌有控制器的可编程存贮器的实施例的框图。
图2是适合于本发明实践的一个嵌有微控制器的实施例的框图。
图3是适合于本发明实践的一个嵌有RF通讯接口的实施例的框图。
图4是说明该存贮器可多层叠加特征的本发明的实施例的透视图。
图5是说明图4中所示的本发明实施例的框图。
现在参见图1，在这个本发明的最佳实施例中，一个可编程存贮器器件12是在由点线构成的矩形所指明的一个单一的半导体芯片14内所构成。芯片14还组成地构成有一个低负荷通讯接口16和一个微控制器18，在各个部分之间进行适当的内部连接。在芯片14中还构成有一个状态转换逻辑20。为改变存贮器器件12的内容的程序数据被耦合到一个数据输入端26，在正常工作时，该存贮器通过一个系统输入1输出端28而连接到系统30上(该存贮组件是该系统的一组成部分)。本领域的熟练技术人员都了解，如图1所示的存贮器组件利用诸如用来制造大规模集成电路的众所周知的半导体制造工艺步骤可以容易地被制造出来。例如，该组件可由诸如以下的技术(但不限于这些技术)来完成，即混合，大面积硅渐次混合和在塑料、陶瓷、DIP、SIP、SOP、TSOP、TAB等类型上装配以及使用任何标准和非标准的输出引线脚配。
该存贮器组件14可以由一位系统设计者作为一个常规的存贮器部件来处理;它可以有相同外部输出引线脚(未出示)，相同的尺寸和相同的电的接口特性。
据上所述，该组件相当于一个现有技术的ROM。该被嵌入的微控制器18是处于一个备用的状态，但它接收响应于被耦合到端口26的来自该低负荷通讯接口16的任何数据。该外部端口26与该组件是系统的一操作部件的系统30无关。为通过该低负荷通讯接口16接收一指令时，该微控制器18操作状态转换逻辑线路转换该存贮器件12以响应微控制器输入，开始一个更新期。该微控制器18以该低负荷通讯接口16接收低负荷数据并将其写入存贮器部件12。当低负荷过程终止时，该微控制器转换该存贮器部件返回到系统接口端口28。
现在参见图2，该被嵌入的微控制器18可以是任何合适的设计，它包括有带有本身存贮有操作系统程序的存贮器35的一个微处理器33，一个数据存贮器37，和一个I/O缓冲器及逻辑线路部分39。该微控制器对该外部端口26的接口进行控制，控制该状态转换逻辑20，并根据从该外部端口26所接收的数据对该存贮器12进行编程。
该存贮器部件12可以是任何标准的存贮部件，实际上它可以是诸如EEPROM，Flash存贮器，带有备用电池的静态RAM，铁电RAM等非易失性存贮器，或任何其它的非易失性存贮器技术。该存贮器件12作为一个标准存贮器件由该系统30进行访问。它具有指明哪些地址是被访问的地址线，和在写访问期间包含有写入存贮器的数据以及在从存贮器周期读出期间包含有读出数据的数据线。它具有用来选择用于访问的器件和规定访问类型(也就是读出或写入)的控制线，和包括在该存贮部件的写入周期期间使用的电源线，通常的电压是5伏有时是12伏或者由该存贮器技术所要求的任何其它的电压值。
状态转换逻辑线路20指定哪个通道访问该存贮器。在正常系统工作时，该存贮器从该标准存贮器接口端口28被访问，当该组件是在一存贮器更新状态时，该存贮器件12由嵌入的微控制器18被访问，该微控制器还控制该状态转换逻辑线路20。这里要注意的是，在一存贮器更新期间，如果愿意的话，该转换逻辑线路可以响应于来自该标准存贮器接口28的一个存贮器访问而根据三个状态的任一状态或在数据线上的任何数据值进行编程。
被嵌入的低负荷通讯接口对外界来说可以是任何合适的接口。该通讯接口可以包括一个用来连接到诸如电话线之类通讯线路上的调制解调器。它可以是一个接线接口，该接口需要附加引线或多路引线或在组件外壳中嵌入一个连接器。一个典型的接口是诸如RS-232接口的串行接口。附加的引线可被安置在一个标准存贮器器件的外壳尺寸的任何延伸部分，或者可将引线附加在外壳的任何一面上，也即可接引线附着在其顶部，底部或外壳的四个侧面的任一侧面上，以便能用作为通讯线路的连接将该组件与“外界”相连接。该通讯接口也可以是一个诸如RF通道或光通道之类的无线接口。
一个无线低负荷接口允许一接口不同任何连线而使该组件与“外界”相连接。一个具有无线低负荷接口的组件可以用来直接替换现有的存贮器部件，而无须系统设计者改变他或她的设计。
在图3中示出了一个典型的RF低负荷通讯接口。它包括一个接收该数据的天线40和在本技术领域中已知的适于传送RF信号的适当设计的将RF送至微控制器的接口。
一般来说，该低负荷协议可以是任何的接口协议。它可以是单定向协议，双定向协议，全双向协议或半双向协议。该协议可以是诸如XMCDEM，KERMIT，XON/XOFF，SCST等任何标准协议。它还可以是为该组件特殊设计的一个专门的协议。
现在参见图4和5，本发明的这个实施例具体地示出了引线插孔50允许在其上部的一个附加的存贮器器件52的引线51插入。该附加的存贮器器件包括存贮和解码逻辑线路54，并且其本身包括有引线插孔50以便可使一个附加的存贮器组件插入。
对一个带有被插入的存贮器52的组件14进行编程的逻辑线路与对没有附加存贮器的组件进行编程是一样的。因此，多层组件仅仅是在该基本组件的上面或另外的一个或多个存贮器多层组件上面堆积一个存贮器组件。该可多层叠加的特性允许不同类型的存贮器进行组合(即CMOS、RAM和Flash组件)。
尽管本发明是根据一个单独的最佳实施例进行说明，但本技术领域的普通技术人员将会认识到，在所附的权利要求的精神和范围内，本发明在实践中可以进行改进。
权利要求
1.一种电可编程存贮器组件，其组合包括一个电可改写存贮器件；用来将所述存贮器件耦合到一个数字系统，在该系统中所述存贮器是一个组成部分的第一数据通道；用来将所述存贮器件耦合到与所述数字系统无关的一数字输入端口的第二数据通道；所述第二数据通道包括一个通讯接口，一个控制器和一个由所述控制器控制的状态开关；所述通讯接口将数据从所述数据输入端耦合到所述控制器；所述控制器根据在所述数据输入端口上输入的一数据而将所述状态开关转换到第一状态，并在所述数据输入端口上设有一数据输入时转换到第二状态；在所述第一状态时，所述状态开关将所述存贮器件耦合到所述控制器，在所述第二状态时，将其所述存贮器件耦合到所述第一数据通道；和所述控制器存贮从所述通讯接口接收的在与所述数字系统无关的所述存贮器件中的数据。
2.一种电可编程存贮组件，其组合包括一半导体基片;一在所述半导体片中构成的电可改写存贮器件;一用来将所述存贮器件耦合到一数字系统的第一数据通道，在该数字系统中所述存贮器是一组成部分;一在所述基片中构成用来将所述存贮器件耦合到与所述数字系统无关的一数据输入端口的第二数据通道。所述第二数据通道包括一通讯接口，一控制器，和一由所述控制器控制的状态开关;所述通讯接口将来自所述数据输入端口的数据耦合到所述控制器;所述控制器根据在所述数据输入端口上的一数据输入而将所述状态开关转移到第一状态，并在所述数据输入端口上设有一数据输入时将所述状态开关转换到第二状态;在所述第一状态时，所述状况开关将所述存贮器件耦合到所述控制器，在所述第二状态时，将所述贮器件耦合到所述第一数据通道;和所述控制器存贮从所述通讯接口接收的在与所述数字系统无关的所述存贮器件中的数据。
3.如权利要求，所述的一种电可编程存贮组件，其中所述控制器包括一微处理器，一可编程数据存贮装置，和一输入/输出逻辑装置。
4.如权利要求，所述的一种电可编程存贮组件，其中所述通讯接口包括一无线通讯接口。
5.如权利要求3所述的一种电可编程存贮组件，其中所述通讯接口包括一无线通讯接口。
6.如权利要求，所述的一种电可编程存贮组件，在所述组件上进一步包括有多个引线插孔以便将一个附加的存贮器件连接到所述组件上，将多个所述引线插孔的至少一个连接到所述第一通道，和将多个所述引线插孔的至少一个连接到所述控制器。
7.如权利要求3所述的一种电可编程存贮组件，在所述组件上进一步包括有多个引线插孔以便将一个附加的存贮器件连接到所述组件上，将多个所述引线插孔的至少一个连接到所述第一通道，和将多个所述引线插孔的至少一个连接到所述控制器。
8.如权利要求4所述的一种电可编程存贮组件，在所述组件上进一步包括有多个引线插孔以便将一个附加的存贮器件连接到所述组件上，将多个所述引线插孔的至少一个连接到所述第一通道，和将多个所述引线插孔的至少一个连接到所述控制器。
9.如权利要求5所述的一种电可编程存贮组件，在所述组件上进一步包括有多个引线插孔以便将一个附加的存贮器件连接到所述组件上，将多个所述引线插孔的至少一个连接到所述第一通道，和将多个所述引线插孔的至少一个连接到所述控制器。
10.如权利要求2所述的一种电可编程存贮组件，其中所述控制器包括一微处理器，一可编程数据存贮装置，和一输入/输出逻辑线路装置。
11.如权利要求2所述的一种电可编程存贮组件，其中所述通讯接口包括一无线通讯接口。
12.如权利要求2所述的一种电可编程存贮组件，在所述组件上进一步包括有多个引线插孔以便将一个附加的存贮器件连接到所述组件上，将多个所述引线插孔的至少一个连接到所述第一通道，和将多个所述引线插孔的至少一个连接到所述控制器。
13.如权利要求10所述的一种电可编程存贮组件，在所述组件上进一步包括有多个引线插孔以便将一个附加的存贮器件连接到所述组件上，将多个所述引线插孔的至少一个连接到所述第一通道，和将多个所述引线插孔的至少一个连接到所述控制器。
全文摘要
本发明为一种电可编程只读存贮组件，具有一个用来编程/数据更新的嵌入的微控制器。在一备用方式中，被嵌入的微控制器接收从由一外部端口进入一低负荷通讯接口的数据。当从该低负荷通讯接口接收一指令时，响应于微控制器输入该微控制器转换该存贮器件开始一个更新期。该微控制器从该低负荷通讯接口接收低负荷数据并将它写入该存贮器件。当该低负荷过程终止时，该微控制器转换该存贮器件返回它的系统接口。
文档编号G11C17/00GK1085683SQ9310296
公开日1994年4月20日 申请日期1993年2月19日 优先权日1992年2月19日
发明者阿米尔·弗雷德曼, 阿里·莫奇, 多夫·莫兰 申请人:M-系统公司