移位寄存装置和显示装置的制造方法
【专利摘要】本发明公开了一种移位寄存装置和显示装置。移位寄存装置包括N级移位寄存器。每一移位寄存器包括控制电路、输出级电路和偏压电路。在第i级移位寄存器中，控制电路接收第一控制信号、第一输入信号和第二输入信号，且由第一节点输出第二控制信号，而输出级电路接收第一时钟信号、第二时钟信号和第二控制信号，且由第二节点输出第i级输出信号。偏压电路包括电容和电晶体。电容的第一端接收第一时钟信号。电晶体的漏极耦接至电容的第二端和提供第一控制信号，其栅极耦接至第二节点，且其源极接收参考电压。本发明可减少功率消耗，且可避免移位寄存器内电晶体的误动作而造成移位寄存装置的异常动作，进而确保其运行可靠度。
【专利说明】
移位寄存装置和显示装置
技术领域
[0001]本发明涉及一种移位寄存装置和显示装置，且特别是一种可减少功率消耗的移位寄存装置和显示装置。【背景技术】
[0002]平面显示装置，例如液晶显示装置或有机发光二极管(organic light-emitting d1de ;0LED)显示装置等，通常具有多个移位寄存器，以用于控制显示装置中每个像素在同一时间点所显示的灰阶。因应近年来各界所关注的节能议题，显示装置内的电路设计也需考虑到功率耗损的程度。因此，如何设计移位寄存器内的电路，以达到节能的功效，已为本领域技术人员所致力的目标之一。另一方面，移位寄存器的电路设计也需考虑信号在每个时间点所对应输出的正确性，以确保显示装置的图像显示品质。
【发明内容】
[0003]本发明的目的是在于提供一种移位寄存装置和显示装置，其可减少功率消耗，且可避免异常动作，以确保其运行的可靠度。
[0004]根据本发明的上述目的，提出一种移位寄存装置，此移位寄存装置包括N级移位寄存器。每一移位寄存器包括控制电路、输出级电路和偏压电路。在第i级移位寄存器中， 控制电路接收第一控制信号、第一输入信号和第二输入信号，且由第一节点输出第二控制信号，而输出级电路接收第一时钟信号、第二时钟信号和第二控制信号，且由第二节点输出第i级输出信号。偏压电路包括第一电容和第一电晶体。第一电容的第一端接收第一时钟信号。第一电晶体的漏极耦接至第一电容的第二端和提供第一控制信号，其栅极耦接至第二节点，且其源极接收参考电压。
[0005]根据本发明的一个实施例，N为大于或等于5的自然数，且在第i级移位寄存器中，第一输入信号为第(i_2)级移位寄存器输出的第(i_2)级输出信号，第二输入信号为第(i+2)级移位寄存器输出的第(i+2)级输出信号，以及i为大于或等于3且小于或等于 (N-2)的自然数。
[0006]根据本发明的又一个实施例，在第i级移位寄存器中，第一输入信号为第一起始信号，第二输入信号为第(i+2)级移位寄存器输出的第(i+2)级输出信号，以及i为1或2。
[0007]根据本发明的又一个实施例，N为大于或等于5的自然数，且在第i级移位寄存器中，第一输入信号为第(i_2)级移位寄存器输出的第(i_2)级输出信号，第二输入信号为第二起始信号，以及i为N或(N-1)。
[0008]根据本发明的又一个实施例，上述控制电路包括第二电晶体、第三电晶体和第四电晶体。第二电晶体的漏极耦接至第一节点，其栅极接收第一输入信号，且其源极接收前向电压。第三电晶体的漏极耦接至第二电晶体的漏极，其栅极接收第二输入信号，且其源极接收后向电压。第四电晶体的漏极耦接至第二电晶体的漏极，其栅极耦接至第一电晶体的漏极，且其源极接收参考电压。
[0009]根据本发明的又一个实施例，上述输出级电路包括第二电容、第五电晶体、第六电晶体和第七电晶体。第五电晶体的漏极耦接至第二节点，其栅极耦接至第一节点，且其源极接收第一时钟信号。第二电容的第一端耦接至该第一节点，且其第二端耦接至第二节点。 第六电晶体的漏极耦接至第二节点，其栅极耦接至第一电晶体的漏极，且其源极接收参考电压。第七电晶体的漏极耦接至第二节点，其栅极接收第二时钟信号，且其源极接收参考电压。
[0010]根据本发明的上述目的，另提出一种显示装置，包括显示面板和移位寄存装置。移位寄存装置用于驱动显示面板，且包括N级移位寄存器。每一移位寄存器包括控制电路、输出级电路和偏压电路。在第i级移位寄存器中，控制电路接收第一控制信号、第一输入信号和第二输入信号，且由第一节点输出第二控制信号，而输出级电路接收第一时钟信号、第二时钟信号和第二控制信号，且由第二节点输出第i级输出信号。偏压电路包括第一电容和第一电晶体。第一电容的第一端接收第一时钟信号。第一电晶体的漏极耦接至第一电容的第二端和提供第一控制信号，其栅极耦接至第二节点，且其源极接收参考电压。
[0011]本发明的移位寄存装置和应用此移位寄存装置的显示装置可减少功率消耗，且可避免移位寄存器内电晶体的误动作而造成移位寄存装置的异常动作，进而确保其运行可靠度。【附图说明】
[0012]为让本发明之上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下:
[0013]图1是显示装置的结构示意图；
[0014]图2是根据本发明一个实施例移位寄存装置的结构示意图；
[0015]图3是根据图2的移位寄存装置中移位寄存器的电路图；
[0016]图4是根据图2的第1级移位寄存器的时序图；以及
[0017]图5是根据图2的第2级移位寄存器的时序图。【具体实施方式】
[0018]以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的发明概念，其可实施于各式各样的特定内容中。所讨论的特定实施例仅供说明，并非用于限定本发明的范围。
[0019]请参照图1，图1是显示装置100的结构示意图。显示装置100包括显示面板 110、源极驱动器120和栅极驱动器130。显示面板110具有多个排列成阵列的像素，其共同用于显示图像。显示面板110可以是例如扭转向列(twisted nematic ;TN)型、水平切换 (in-plane switching ;IPS)型、边缘电场切换(fringe-field switching ;FFS)型或垂直配向(vertical alignment ;VA)型等各种类型的液晶显示面板，或是有机发光二极管显示面板。源极驱动器120电性连接至显示面板110,其用于将图像数据转换为源极驱动信号， 且将源极驱动信号传输至显示面板110。栅极驱动器130用于产生栅极驱动信号，且将栅极驱动信号传输至显示面板110。显示面板110受到源极驱动信号和栅极驱动信号的驱动而显示图像。
[0020]请参照图2,图2是根据本发明一个实施例移位寄存装置200的结构示意图。移位寄存装置200包括时钟信号线L1?L4、起始信号线Sl、S2、结束信号线Rl、R2和N级移位寄存器210(1)?210(N)。在一些实施例中，N为大于或等于5的自然数。此外，在一些实施例中，N为4的倍数。时钟信号线L1?L4用于提供时钟信号C1?C4至对应的移位寄存器 210(1)?210 (N)。在图2中，时钟信号线L1、L3提供时钟信号C1、C3至奇数级移位寄存器 210 (1)、210 (3)、…、210 (N-1)，而时钟信号线L2、L4提供时钟信号C2、C4至偶数级移位寄存器210(2)、210(4)、一、210(吣。此外，起始信号线31提供起始信号3171至第1级移位寄存器210 (1)，起始信号线S2提供起始信号STV2至第2级移位寄存器210 (2)，结束信号线R1提供结束信号RSTV1至第(N-1)级移位寄存器210 (N-1)，且结束信号线R2提供结束信号RSTV2至第N级移位寄存器210 (N)。移位寄存器210(1)?210 (N)分别产生输出信号 OUT (1)?OUT (N)。其中，输出信号OUT (1)、OUT (2)分别输入至第3级移位寄存器210 (3) 和第4级移位寄存器210 (4)，输出信号OUT (N-1)、0UT (N)分别输入至第(N-3)级移位寄存器210(^3)和第(^2)级移位寄存器210(^2)，而其他输出信号01]1'(3)?01]1'(12)的每一输出信号输入至其上下二级的移位寄存器。例如，输出信号OUT (3)输入至移位寄存器 210(1)和移位寄存器210 (5)。
[0021]图3是根据图2的移位寄存装置200中第i级移位寄存器210⑴的电路图，其中 i为1至N的正整数。第i级移位寄存器210 (i)包括控制电路212、偏压电路214和输出级电路216。控制电路212接收控制信号CTRL1和输入信号IN1、IN2,且由节点XI输出控制信号CTRL2。详细而言，控制电路212包括电晶体Ml?M3。电晶体Ml的漏极耦接至节点XI，其栅极接收输入信号IN1，且其源极接收前向电压FW。电晶体M2的漏极耦接至电晶体Ml的漏极，其栅极接收输入信号IN2,且其源极接收后向电压BW。电晶体M3的漏极耦接至电晶体M2的漏极，其栅极耦接至偏压电路214,且其源极接收参考电压VSS。在本发明的实施例中，参考电压VSS为低电位。
[0022]偏压电路214包括电容CP1和电晶体M4。电容CP1的第一端接收时钟信号CLK1。 电晶体M4的漏极耦接至电容CP1的第二端，且提供控制信号CTRL1至电晶体M3的栅极和输出级电路216。电晶体M4的栅极耦接至节点X2,且其源极接收参考电压VSS。
[0023]输出级电路216包括电容CP2和电晶体M5?M7。电晶体M5的漏极耦接至节点 X2,其栅极耦接至节点XI，且其源极接收时钟信号CLK1。电容CP2的第一端耦接至该节点 XI，且其第二端耦接至节点X2。也就是说，电容CP2跨接于电晶体M5的栅极和漏极。电晶体M6的漏极耦接至节点X2,其栅极耦接至电晶体M4的漏极，且其源极接收参考电压VSS。 电晶体M7的漏极耦接至节点X2,其栅极接收时钟信号CLK2,且其源极接收参考电压VSS。
[0024]若图3所描述的移位寄存器210 (i)为第1级移位寄存器(即i = 1)，则输入信号IN1为起始信号STV1，输入信号IN2为第3级移位寄存器210 (3)输出的第3级输出信号 0UT(3)，时钟信号CLK1为时钟信号C1，且时钟信号CLK2为时钟信号C3。
[0025]若图3所描述的移位寄存器210 (i)为第2级移位寄存器(即i = 2)，则输入信号IN1为起始信号STV2,输入信号IN2为第4级移位寄存器210 (4)输出的第4级输出信号 OUT (4)，时钟信号CLK1为时钟信号C2,且时钟信号CLK2为时钟信号C4。
[0026]若图3所描述的移位寄存器210⑴为第(N-1)级移位寄存器(即i = N-1)，则输入信号IN1为第(N-3)级移位寄存器210(N-3)输出的第(N-3)级输出信号0UT(N-3)，输入信号IN2为结束信号RSTV1，时钟信号CLK1为时钟信号C3,且时钟信号CLK2为时钟信号 Cl〇
[0027]若图3所描述的移位寄存器210 (i)为第N级移位寄存器(即i = N)，则输入信号IN1为第(N-2)级移位寄存器210(N-2)输出的第(N-2)级输出信号0UT(N-2)，输入信号 IN2为结束信号RSTV2,时钟信号CLK1为时钟信号C4,且时钟信号CLK2为时钟信号C2。
[0028]若图3所描述的移位寄存器210⑴为第3至(N-2)级移位寄存器(即i为3至 N-2的正整数)，则输入信号IN1为第(1-2)级移位寄存器210(1-2)输出的第(1-2)级输出信号OUT (1-2)，输入信号IN2为第(i+2)级移位寄存器210 (i+2)输出的第(i+2)级输出信号0UT(i+2)。时钟信号CLK1、CLK2根据移位寄存器的级数而有所变异。举例而言，若i =3,则时钟信号CLK1为时钟信号C3,且时钟信号CLK2为时钟信号Cl。若i = 4,则时钟信号CLK1为时钟信号C4,且时钟信号CLK2为时钟信号C2。
[0029]由上述可知，在移位寄存器210(1)?210(4)中，时钟信号CLK1按序为时钟信号 Cl、C2、C3、C4,且时钟信号CLK2按序为时钟信号C3、C4、Cl、C2。在本实施例中，时钟信号 CLKUCLK2是以四个移位寄存器为周期而循环变换。换言之，在移位寄存器210(M-3)? 210(M)中(M为4的倍数且为正整数)，时钟信号CLK1按序为时钟信号(:1工2、03工4，且时钟信号CLK2按序为时钟信号C3、C4、Cl、C2。
[0030]在以下的实施例中，以前向电压FW为高电位和后向电压BW为低电位来说明。请参照图4,图4是根据图2的第1级移位寄存器210(1)的时序图。如图4所示，在时间为 t0时，起始信号STV1升为高电位，时钟信号C1降为低电位，且时钟信号C3升为高电位。此时，在第1级移位寄存器210 (1)中，电晶体Ml受到起始信号STV1的作用而开启，使得控制信号CTRL2的电位升高。控制信号CTRL1的电位因时钟信号C1降为低电位而降低。虽然电晶体M5受到控制信号CTRL2的作用而开启，但因时钟信号C1降为低电位，输出信号OUT (1) 仍维持为低电位。
[0031]在时间为t2时，起始信号STV1降为低电位，时钟信号C1升为高电位，且时钟信号 C3降为低电位。此时，在第1级移位寄存器210(1)中，电晶体M5仍维持开启，且因时钟信号C1升为高电位，输出信号0UT(1)升为高电位。控制信号CTRL2的电位受到电容CP2的耦合作用而升高。电晶体M4受到输出信号0UT(1)升为高电位的影响而开启，使得控制信号CTRL1维持在低电位。同时，电晶体Ml、M2、M3、M6、M7为关闭。
[0032]在时间为t4时，时钟信号C1降为低电位，且时钟信号C3升为高电位。此时，在第 1级移位寄存器210(1)中，输出信号0UT(1)受到时钟信号C1降为低电位的影响而降为低电位。同时，第3级移位寄存器210(3)的输出信号0UT(3)升为高电位，使得电晶体M2转变为开启。如此一来，在第1级移位寄存器210(1)中，控制信号CTRL2先受到电容CP2的耦合作用而降低其电位，接着受到电晶体M2转变为开启的影响而再降低其电位至低电位。
[0033]在时间为t6时，时钟信号C1升为高电位，且时钟信号C3降为低电位。此时，在第 1级移位寄存器210(1)中，控制信号CTRL1受到电容CP1的耦合作用而升高其电位，使得电晶体M3、M6转变为开启，输出信号OUT (1)因而维持在低电位。同时，控制信号CTRL2受到时钟信号C1升为高电位的影响而有突波(surge)的产生，且接着受到电晶体M3转变为开启的影响而降低其电位。在第1级移位寄存器210(1)中，电晶体M4的开关状态系由输出信号OUT (1)所控制，因此电晶体M4仍旧为关闭，不会受到控制信号CTRL2的突波的影响而有瞬时导通的情形发生，进而避免偏压电路214内不必要的功率消耗，且可避免电晶体M4 的误动作而造成移位寄存装置200的异常动作。
[0034]请参照图5,图5是根据图2的第2级移位寄存器210 (2)的时序图。如图5所示， 在时间为tl时，起始信号STV2升为高电位，时钟信号C2降为低电位，且时钟信号C4升为高电位。此时，在第2级移位寄存器210(2)中，电晶体Ml受到起始信号STV2的作用而开启，使得控制信号CTRL2的电位升高。控制信号CTRL1的电位因时钟信号C2降为低电位而降低。虽然电晶体M5受到控制信号CTRL2的作用而开启，但因时钟信号C2降为低电位，输出信号OUT (2)仍维持为低电位。
[0035]在时间为t3时，起始信号STV2降为低电位，时钟信号C2升为高电位，且时钟信号 C4降为低电位。此时，在第1级移位寄存器210(2)中，电晶体M5仍维持开启，且因时钟信号C2升为高电位，输出信号0UT(2)升为高电位。控制信号CTRL2的电位受到电容CP2的耦合作用而升高。电晶体M4受到输出信号0UT(2)升为高电位的影响而开启，使得控制信号CTRL1维持在低电位。同时，电晶体Ml、M2、M3、M6、M7为关闭。
[0036]在时间为t5时，时钟信号C2降为低电位，且时钟信号C4升为高电位。此时，在第 2级移位寄存器210(2)中，输出信号0UT(2)受到时钟信号C2降为低电位的影响而降为低电位。同时，第4级移位寄存器210(4)的输出信号0UT(4)升为高电位，使得电晶体M2转变为开启。如此一来，在第2级移位寄存器210 (2)中，控制信号CTRL2先受到电容CP2的耦合作用而降低其电位，接着受到电晶体M2转变为开启的影响而再降低其电位至低电位。
[0037]在时间为t7时，时钟信号C2升为高电位，且时钟信号C4降为低电位。此时，在第 2级移位寄存器210(2)中，控制信号CTRL1受到电容CP1的耦合作用而升高其电位，使得电晶体M3、M6转变为开启，输出信号OUT (2)因而维持在低电位。同时，控制信号CTRL2受到时钟信号C2升为高电位的影响而有突波的产生，且接着受到电晶体M3转变为开启的影响而降低其电位。
[0038]同样地，在第2级移位寄存器210(2)中，电晶体M4的开关状态由输出信号0UT(2) 所控制，因此电晶体M4仍旧为关闭，不会受到控制信号CTRL2的突波的影响而有瞬时导通的情形发生，进而避免偏压电路214内不必要的功率消耗，且可避免电晶体M4的误动作而造成移位寄存装置200的异常动作。
[0039]以上实施例仅以第1级移位寄存器210(1)和第2级移位寄存器210(2)为说明， 第3级至第N级移位寄存器210 (3)?210 (N)的运行方式与第1级移位寄存器210 (1)和第2级移位寄存器210 (2)相似，此为本领域技术人员可参考上述实施例的说明而轻易得知者，故在此不赘述。此外，也可将前向电压FW变更为高电位和将后向电压BW变更为低电位，使移位寄存装置200的输出信号OUT (1)?OUT (N)逆向按序切换为高电位，即输出信号 OUT(N)首先切换为高电位，接着输出信号OUT(N-1)?0UT(1)按序切换为高电位。
[0040]综上所述，本发明的移位寄存装置和应用此移位寄存装置的显示装置可减少功率消耗，且可避免移位寄存器内电晶体的误动作而造成移位寄存装置的异常动作，以确保移位寄存装置的运行可靠度，进而提升显示装置的图像显示品质。
[0041]虽然本发明已以实施方式公开如上，然其并非用于限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可作各种不同的选择和修改，因此本发明的保护范围由权利要求书及其等同形式所限定。
【主权项】
1.一种移位寄存装置，其特征在于，所述移位寄存装置包括:N级移位寄存器，其中第i级移位寄存器包括:控制电路，其接收第一控制信号、第一输入信号和第二输入信号，且由第一节点输出第 二控制信号；输出级电路，其接收第一时钟信号、第二时钟信号和所述第二控制信号，且由第二节点 输出第i级输出信号；以及偏压电路，其包括:第一电容，其第一端接收所述第一时钟信号；以及第一电晶体，其漏极耦接至所述第一电容的第二端和提供所述第一控制信号，其栅极 耦接至所述第二节点，且其源极接收参考电压。2.如权利要求1所述的移位寄存装置，其特征在于，N为大于或等于5的自然数，所述 第一输入信号为第(i_2)级移位寄存器输出的第(i_2)级输出信号，所述第二输入信号为 第(i+2)级移位寄存器输出的第(i+2)级输出信号，以及i为大于或等于3且小于或等于 (N-2)的自然数。3.如权利要求1所述的移位寄存装置，其特征在于，所述第一输入信号为第一起始信 号，所述第二输入信号为第(i+2)级移位寄存器输出的第(i+2)级输出信号，以及i为1或 2〇4.如权利要求1所述的移位寄存装置，其特征在于，N为大于或等于5的自然数，所述 第一输入信号为第(i_2)级移位寄存器输出的第(i_2)级输出信号，所述第二输入信号为 第二起始信号，以及i为N或(N-1)。5.如权利要求1所述的移位寄存装置，其特征在于，所述控制电路包括:第二电晶体，其漏极耦接至所述第一节点，其栅极接收所述第一输入信号，且其源极接 收前向电压；第三电晶体，其漏极耦接至所述第二电晶体的漏极，其栅极接收所述第二输入信号，且 其源极接收后向电压；第四电晶体，其漏极耦接至所述第二电晶体的漏极，其栅极耦接至所述第一电晶体的 漏极，且其源极接收所述参考电压。6.如权利要求1所述的移位寄存装置，其特征在于，所述输出级电路包括:第五电晶体，其漏极耦接至所述第二节点，其栅极耦接至所述第一节点，且其源极接收 所述第一时钟信号；第二电容，其第一端耦接至所述第一节点，且其第二端耦接至所述第二节点；第六电晶体，其漏极耦接至所述第二节点，其栅极耦接至所述第一电晶体的漏极，且其 源极接收所述参考电压；以及第七电晶体，其漏极耦接至所述第二节点，其栅极接收所述第二时钟信号，且其源极接 收所述参考电压。7.—种显示装置，其特征在于，所述显示装置包括:显示面板；以及移位寄存装置，其用于驱动所述显示面板，所述移位寄存装置包括N级移位寄存器，其 中第i级移位寄存器包括:控制电路，其接收第一控制信号、第一输入信号和第二输入信号，且由第一节点输出第 二控制信号；输出级电路，其接收第一时钟信号、第二时钟信号和所述第二控制信号，且由第二节点 输出第i级输出信号；以及偏压电路，其包括:第一电容，其第一端接收所述第一时钟信号；以及第一电晶体，其漏极耦接所述第一电容的第二端和提供所述第一控制信号，其栅极耦 接至所述第二节点，且其源极接收参考电压。8.如权利要求7所述的显示装置，其特征在于，N为大于或等于5的自然数，所述第 一输入信号为第(i_2)级移位寄存器输出的第(i_2)级输出信号，所述第二输入信号为 第(i+2)级移位寄存器输出的第(i+2)级输出信号，以及i为大于或等于3且小于或等于 (N-2)的自然数。9.如权利要求7所述的显示装置，其特征在于，所述控制电路包括:第二电晶体，其漏极耦接至所述第一节点，其栅极接收所述第一输入信号，且其源极接 收前向电压；第三电晶体，其漏极耦接至所述第二电晶体的漏极，其栅极接收所述第二输入信号，且 其源极接收后向电压；第四电晶体，其漏极耦接至所述第二电晶体的漏极，其栅极耦接至所述第一电晶体的 漏极，且其源极接收所述参考电压。10.如权利要求7所述的显示装置，其特征在于，所述输出级电路包括:第五电晶体，其漏极耦接至所述第二节点，其栅极耦接至所述第一节点，且其源极接收 所述第一时钟信号；第二电容，其第一端耦接至所述第一节点，且其第二端耦接至所述第二节点；第六电晶体，其漏极耦接至所述第二节点，其栅极耦接至所述第一电晶体的漏极，且其 源极接收所述参考电压；以及第七电晶体，其漏极耦接至所述第二节点，其栅极接收所述第二时钟信号，且其源极接 收所述参考电压。
【文档编号】G11C19/28GK106033683SQ201510124736
【公开日】2016年10月19日
【申请日】2015年3月20日
【发明人】林松君, 刘轩辰, 詹建廷
【申请人】南京瀚宇彩欣科技有限责任公司, 瀚宇彩晶股份有限公司