专利名称：优化的电子封装的制作方法
技术领域：
本发明涉及用于封装半导体的电子封装，尤其涉及这样的封装，其中电子器件(如半导体芯片)设置在衬底上并与其连接。
背景技术：
电子封装广泛地用于多种公知的应用，从计算机到对多种装置，例如汽车和家用电器等的计算机控制。复杂系统的电子封装通常包括互连集成电路芯片。集成电路芯片通常由例如硅或砷化镓的半导体材料制成。利用公知的光刻技术在集成电路芯片的多层中形成微型电路。集成电路芯片可以安装到封装中，封装则可以安装到印刷电路板上。包括集成电路芯片的电子封装通常具有多个外部焊片，其由焊料或各种其它已知技术机械地粘接到印刷电路板的导电图形上。
通常，其上安装有这些集成半导体芯片的封装包括衬底或其它芯片安装装置。这种衬底的一个例子是引线框架。高性能引线框架通常包括至少在其上安装半导体集成芯片的区域和多个在其上电连接集成半导体芯片的电源、接地和/或信号位置的电源、接地和/或信号面或层。可以利用粘合剂或其它本领域的技术人员公知的用于将这种芯片粘接到引线框架上的技术，如焊接，将半导体集成芯片粘接到引线框架上。然后芯片上的电源、接地和信号位置通过导线电连接到选定的电源、接地和信号面或层上。
一旦将半导体芯片粘接到引线框架上，并且电连接到引线框架，可以将该引线框架封入或封装到保护封套中。该封套可以包括塑料封装或由塑料、陶瓷或金属或组合物构成的多部分外壳。该封套可以防止引线框架和粘接的芯片受到物理、电学、和/或化学破坏。然后，优选通过多个焊料连接或接点将所述引线框架和粘接的芯片安装到例如印刷电路板或卡上。然后将印刷电路板或卡装入多种装置，例如计算机、汽车、电器等。
图1A示出了现有技术的电子封装10的部分的放大很多的仰视图。图1B示出了现有技术的电子封装10的部分沿图1A中的线1B-1B的放大很多的正视图。参考图1B，封装10包括具有上部14和下部16的接地层12以及半导体芯片18。半导体芯片18具有第一表面20和第二表面22。在半导体芯片18的第二表面上的第一导电焊盘24由导线26(接地线)电连接到接地层12的上部14上。在半导体芯片18的第二表面22上的第二导电焊盘28由另一导线32(信号线)电连接到导电信号层30上。第一焊料连接34(以虚线示出)将接地层12与印刷电路板36(以虚线示出)电和机械地连接。第二焊料连接38(以虚线示出)将导电信号层30与印刷电路板36电和机械地连接。电子封装10提供了具有在工业中允许的最大尺寸的标准半导体芯片。
图1C示出了另一个现有技术的电子封装11的部分的放大很多的仰视图。图1D示出了现有技术的电子封装11的部分沿图1C中的线1D-1D的放大很多的正视图。参考图1D，封装11包括具有上部15和下部17的接地层13以及半导体芯片19。半导体芯片19具有第一表面21和第二表面23。在半导体芯片19的第二表面23上的第一导电焊盘25由导线27(接地线)电连接到接地层13的上部15上。在半导体芯片19的第二表面23上的第二导电焊盘29由另一导线33(信号线)电连接到导电信号层31上。第一焊料连接35(以虚线示出)将接地层13与印刷电路板37(以虚线示出)电和机械地连接。第二焊料连接39(以虚线示出)将导电信号层31与印刷电路板37电和机械地连接。在导线连接的封装中，由于性能的原因，重要的是将封装设计为具有最短的导线。越短的导线产生越小的感应。在该现有技术的封装中，通过将上部15设计为比在电子封装10中更接近半导体芯片19以最短化导线27的长度，该封装已经用于小型半导体芯片。这可使由焊料连接35焊接到印刷电路板37上所需的面积17减小。在处理电子封装11的过程中，在第一焊料连接35和第二焊料连接39中可能产生应力。在将其它元件(未示出)组装到印刷电路板37上时，在这些焊料连接中可能产生应力。在安装在印刷电路板37上的电子封装11的操作中，由于在电子封装11和印刷电路板37之间的热膨胀系数(CTE)的失配，导致在第一焊料连接35和第二焊料连接39中产生应力。这些处理、组装以及CTE应力可能导致第一焊料连接35和/或第二焊料连接39过早的出现故障，既影响产品的成本(更低的产量)又影响可靠性。而且，信号线33相比于导线27非常长，并且具有较大的信号感应。
从而，希望地是，存在一种电子封装，其充分地抑制或防止由处理、组装或现场操作导致的第一焊料连接的破裂。还希望地是，存在一种电子封装，其具有更短的信号线以及在操作中从而改进的性能(更小的信号感应)。这种封装将具有改进的产量、改进的性能和增大的操作现场寿命。
发明内容
因此，本发明的一个目的是改进封装技术。
本发明的另一个目的是提供一种以这样的方式制造的电子封装，所述方式提高了产量，并可以以比很多当前产品相对低的成本制造。
本发明的再一个目的是提供一种电子封装，其基本上防止了在电子封装的接地层和接地面与印刷电路板之间的焊料连接破裂。
本发明的另一个目的是提供一种电子封装，其包括连接在半导体芯片的表面上的导电焊盘与导电信号层之间的信号线，所述信号线的长度适于保持低于2纳亨利(nH)的信号自感。
根据本发明的一方面，提供了一种与印刷电路板一起使用的电子封装，包括具有上部和下部的接地层以及具有第一表面和第二表面的半导体芯片，第一表面在接地层的下部上并与其电连接，半导体芯片的第二表面具有适于电连接到接地层的上部的第一导电焊盘以及第二导电焊盘。所述电子封装包括导电信号层，其具有基本与接地层的下部齐平的部分，所述信号层的部分适于电连接到第二导电焊盘，以及接地面，其具有电连接到接地层的上部的第一部分以及基本与接地层的下部齐平的第二部分，接地面的第二部分具有附加的面积以防止接地层、接地面与印刷电路板之间焊料连接的破裂。
根据本发明的另一方面，提供了一种电子封装，包括具有下部和上部的接地层以及具有第一表面和第二表面的半导体芯片，第一表面在接地层的下部上并与其电连接，半导体芯片的第二表面具有适于连接到接地层的上部的第一导电焊盘以及第二导电焊盘。所述电子封装包括导电信号层，其具有基本与接地层的下部齐平的下部以及由导线电连接到在半导体芯片的第二表面上的第二导电焊盘的端部，所述导线的长度适于保持低于2nH的信号自感。
通过下面参考附图对本发明优选实施例的详细描述，将使本发明的上述目的、优点以及特征更加显而易见。
图1A示出了现有技术的电子封装的部分的放大很多的仰视图；图1B示出了现有技术的电子封装的部分沿图1A中的线1B-1B的放大很多的正视图；图1C示出了另一现有技术的电子封装的部分的放大很多的仰视图；图1D示出了现有技术的电子封装的部分沿图1C中的线1D-1D的放大很多的正视图；图2A示出了本发明的电子封装的部分的实施例沿图2B中的线2A-2A的放大很多的正视图；图2B示出图2A中的电子封装的部分的放大很多的仰视图；图3示出了电子封装的放大很多的全仰视图(图2B中只部分示出)，将第二接地面的第二部分的附加区域显示为四边环面形；图4A示出了本发明的电子封装的部分的另一实施例沿图4B中的线4A-4A的放大很多的正视图；图4B示出图4A中的电子封装的部分的放大很多的仰视图。
具体实施例方式
图2A中示出了表示本发明的一个实施例的与印刷电路板111(以虚线示出)一起使用的电子封装110的部分。图2A示出了电子封装110沿图2B中的线2A-2A的放大很多的正视图。图2B示出图2A中的电子封装110的部分的仰视图。参考图2A，电子封装110包括具有上部114和下部116的接地层112。电子封装110包括具有第一表面120和第二表面122的半导体芯片118，第一表面在接地层112的下部116上并与之电连接。半导体芯片118的第二表面122包括由导线126导线连接到接地层112的上部114的第一导电焊盘124和第二导电焊盘128。包括多个导电信号焊盘131(见图2B)的导电信号层130，包括基本与接地层112的下部116齐平的部分132。部分132由焊料连接133焊接到印刷电路板111上，并由导线134导线连接到第二导电焊盘128。接地面136包括，与接地层112的上部114电连接的第一部分138，以及基本与接地层的下部116齐平的第二部分140，其中接地面的第二部分具有附加的面积，(在下文将详细描述)，其由字母a所示的部分用于防止接地层112、接地面136和印刷电路板111之间的焊料连接142(以虚线示出)破裂。焊料连接142可能受到不同性质的力，例如但是不限于，由撞击或振动引起的力和/或由于印刷电路板111和电子封装110之间的CTE失配引起的力。这些力将转换成与由焊料覆盖面积分配的施加力相等的应力。从而对于特定封装尺寸，焊料的覆盖面积越大，应力越小，从而，电子封装/印刷电路板组装的可靠性和寿命越高。接地面136的第二部分140用于增加在其上可以分散力的整体面积。当利用已知的设计将相对小的小片封装到相对大的封装中时，第二部分140尤其重要。在已知的设计中，使接地层的上部接近小片，以减短导线连接的间距，然而，这样显著减少了接地层的整体尺寸。例如，对于具有3mm2的小片尺寸(3mm×3mm)的9mm2的封装(9mm×9mm)，焊料连接面积将只有大约10mm2。本发明利用了第二部分140，其显著增加了焊料的整体面积，显著减小了应力。接地层112由选自如下的金属构成并具有大约6μm的厚度(1)钯、镍、金或其合金。当从封装110的底面看，接地层112为四边形(其部分图在图2B中示出)，所述四边形的面积从大约9平方毫米(mm2)到41mm2。半导体芯片118通过充银环氧树脂144电连接到接地层112的下部116上。商业上可获得的可以用于本发明中的充银环氧树脂的例子是从Ablestick公司、20021 Susana Road，RanchoDominguez，CA 90221获得的Ablebond 8290和Ablebond 84-1LMIS，以及从Loctite公司，9938 Via Pasar，San Diego，CA 92126获得的Hysol QMI519。第一导电焊盘124通过至少一个长度为大约0.45mm到大约2.3mm的金导线电连接到接地层112的上部114上。第一导电焊盘124是在半导体芯片118的第二表面122上的多个第一导电焊盘(未示出)之一。该电连接用作半导体芯片118的接地连接。将上部114升高到下部116平面的上方的优点是，其使导线126的长度可以变短。另一个优点是，当将电子封装110和印刷电路板111组装在一起并受到热和/或机械应力时，在上部114下和临近第一部分138的大量焊料提供了焊料固定机构。多个导电信号焊盘131(图2B)中的每一个从封装110的底面看具有大约0.11mm2到大约0.19mm2的面积。单层130通过长度为大约0.75mm到大约2.5mm的金导线电连接到半导体芯片118的第二表面122上的第二导电焊盘128上。第二导电焊盘128是半导体芯片118的第二表面122上的多个导电焊盘之一，多个信号焊盘131中选定的几个通过多条具有上述尺寸的金导线电连接到多个导电焊盘中选定的几个。接地面由选自如下的金属构成钯、镍、金或其合金。
参考图3，示出了电子封装110的放大很多的全仰视图。接地面136的第二部分140示出为四边环面形，其面积为(c×e)-(b×d)。四边环面形的面积可以是大约8mm2到大约34mm2。
在图4A中示出了说明本发明的另一实施例的与印刷电路板211(以虚线示出)一起使用的电子封装210的部分。图4A示出了沿图4B中的线4A-4A的电子封装210的部分的放大很多的正视图。图4B示出了图4A所示的电子封装210的部分的仰视图。参考图4A，电子封装210包括具有上部214和下部216的接地层212。电子封装210包括具有第一表面220和第二表面222的半导体芯片218，第一表面在接地层212的下部216上并与其电连接。半导体芯片218的第二表面222包括通过导线226导线连接到接地层212的上部214上的第一导电焊盘224、以及第二导电焊盘228。导电信号层230包括，基本与接地层212的下部216齐平的下部232、以及通过导线236导线连接到半导体芯片218的第二表面222上的第二导电焊盘228上的端部234，通过减短导线236的长度所述导线具有适于保持低于2nH的信号自感的长度。自感可以定义为，当导线中的电流自身改变时(AC电流)在电流承载导线中感应的电压。自感电压与导线中电流的变化相反。在高频应用中，电流持续变化，从而，在100兆赫或更高的高频应用中的感应形成连续的对抗(opposition)。对电流的对抗称为感抗，并且感抗直接正比于电路(连接导线)的感应量。更短的连接导线(导线236)意味着更低的感应，更低的感应意味着更小的感抗和更小的对流过连接导线的电流的对抗。接地层212由选自如下的金属构成并具有大约6μm的厚度钯、镍、金及其合金。接地层212当从封装210的底面看具有面积是大约9mm2到大约41mm2的四边形(在图4B中只示出了部分图)。半导体芯片218通过如上所述的充银环氧树脂电连接到接地层212的下部216上。第一导电焊盘224通过长度是大约0.45mm到大约2.3mm的金导线电连接到接地层212的上部214上。第一导电层224是在半导体芯片218的第二表面222上的多个第一导电焊盘(未示出)之一。导电信号层230的下部232包括每个的面积为大约0.11mm2到大约0.19mm2的多个导电信号焊盘(见图4B)。导电信号层230的端部234的长度是大约0.5mm到大约1.75mm，并通过长度是大约0.75mm到1.75mm的金导线236电连接到在半导体芯片218的第二表面222上的第二导电焊盘228上。导电信号层230由选自如下的金属构成钯、镍、金或其合金。导电信号层230的端部234包括位于距离接地层212的上部214的边缘至少0.20mm的边缘238。第一焊料连接242(以虚线示出)将接地层212的下部216与印刷电路板211电和机械地连接。第二焊料连接244(以虚线示出)将导电信号层230的下部232与印刷电路板211电和机械地连接。导电信号层230的端部234位于在导电信号层的部分232的上方0.75mm距离的位置，以防止在形成第一焊料连接时第一焊料连接242的焊料接触端部。
权利要求
1.一种与印刷电路板一起使用的电子封装，包括接地层，具有上部和下部；半导体芯片，具有第一表面和第二表面，所述第一表面在所述接地层的所述下部上并与其电连接，所述半导体芯片的所述第二表面具有适于电连接到所述接地层的所述上部的第一导电焊盘以及第二导电焊盘；导电信号层，具有基本与所述接地层的所述下部齐平的部分，所述信号层的所述部分适于电连接到所述第二导电焊盘上；以及接地面，具有电连接到所述接地层的所述上部上的第一部分以及基本与所述接地层的所述下部齐平的第二部分，所述接地面的所述第二部分具有附加的面积，用于防止所述接地层、所述接地面和所述印刷电路板之间焊料连接的破裂。
2.根据权利要求1的电子封装，其中所述接地层由选自如下的金属构成钯、镍、金或其合金。
3.根据权利要求2的电子封装，其中所述接地层的厚度是大约6微米。
4.根据权利要求3的电子封装，其中所述接地层的面积是大约9mm2到大约41mm2。
5.根据权利要求1的电子封装，其中所述半导体芯片通过充银环氧树脂电连接到所述接地层的所述下部。
6.根据权利要求1的电子封装，其中所述第一导电焊盘通过长度是大约0.45mm到大约2.3mm的金导线电连接到所述接地层的所述上部。
7.根据权利要求1的电子封装，其中基本与所述接地层的所述下部齐平的所述导电信号层的所述部分包括每个的面积是大约0.11mm2到大约0.19mm2的多个导电信号焊盘。
8.根据权利要求7的电子封装，其中所述导电信号层的所述部分通过长度是大约0.75mm到大约2.5mm的金导线电连接到所述半导体芯片的所述第二表面上的所述第二导电焊盘。
9.根据权利要求1的电子封装，其中所述接地面由选自如下的金属构成钯、镍、金或其合金。
10.根据权利要求1的电子封装，其中所述接地面的所述第二部分是四边环面形。
11.根据权利要求10的电子封装，其中所述接地面的所述第二部分的所述形状的面积是大约8mm2到大约34mm2。
12.一种电子封装，包括接地层，具有上部和下部；半导体芯片，具有第一表面和第二表面，所述第一表面在所述接地层的所述下部上并与其电连接，所述半导体芯片的所述第二表面具有适于电连接到所述接地层的所述上部的第一导电焊盘以及第二导电焊盘；以及导电信号层，具有基本与所述接地层的所述下部齐平的下部，以及通过导线电连接到所述半导体芯片的所述第二表面上的所述第二导电焊盘上的端部，所述导线的长度适于保持低于2纳亨利的信号自感。
13.根据权利要求12的电子封装，其中所述接地层由选自如下的金属构成钯、镍、金或其合金。
14.根据权利要求13的电子封装，其中所述接地层的厚度是大约6微米。
15.根据权利要求14的电子封装，其中所述接地层的所述下部的面积是大约9mm2到大约41mm2。
16.根据权利要求12的电子封装，其中所述半导体芯片通过充银环氧树脂电连接到所述接地层的所述下部。
17.根据权利要求12的电子封装，其中所述第一导电焊盘通过长度是大约0.45mm到大约2.3mm的金导线电连接到所述接地层的所述上部。
18.根据权利要求12的电子封装，其中基本与所述接地层的所述下部齐平的所述导电信号层的所述下部包括每个的面积是大约0.11mm2到大约0.19mm2的多个导电信号焊盘。
19.根据权利要求12的电子封装，其中所述导电信号层的所述端部通过长度是大约0.75mm到大约1.75mm的金导线电连接到所述半导体芯片的所述第二表面上的所述第二导电焊盘。
20.根据权利要求12的电子封装，其中所述导电信号层由选自如下的金属构成钯、镍、金或其合金。
21.根据权利要求20的电子封装，其中所述导电信号层的所述端部的长度是大约0.5mm到大约1.75mm。
22.根据权利要求20的电子封装，其中所述导电信号层的所述端部的边缘位于距离所述接地层的所述上部的边缘至少大约0.20mm的位置。
23.根据权利要求12的电子封装，还包括在所述接地层的所述下部和所述印刷电路板之间的第一焊料连接。
24.根据权利要求23的电子封装，还包括在所述导电信号层的所述下部和所述印刷电路板之间的第二焊料连接。
25.根据权利要求24的电子封装，其中所述导电信号层的所述端部位于距离所述导电信号层的所述下部的上方大约0.75mm的位置，以防止所述第一焊料连接接触所述端部。
全文摘要
一种与印刷电路板一起使用的电子封装。该电子封装包括具有上部和下部的接地层、半导体芯片、导电信号层以及接地面，所述接地面具有电连接到接地层的上部的第一部分和与所述接地层的所述下部基本齐平的第二部分，接地面的第二部分具有附加的面积用于防止在接地层、接地面和印刷电路板之间焊料连接的破裂。
文档编号H01L23/00GK1649138SQ20051000002
公开日2005年8月3日 申请日期2005年1月4日 优先权日2004年1月8日
发明者E·阿瓦德, J·J·马洛尼 申请人:国际商业机器公司