柱形相变存储单元的制作方法

专利名称：柱形相变存储单元的制作方法
技术领域：
本发明涉及一种柱形相变存储单元。
技术背景存储器的一种类型是电阻式存储器。电阻式存储器利用存储元 件的阻值来存储一个或多个比特的数据。例如，^皮编程为具有大阻 值的存储单元可表示逻辑"1" ^t据比特值，而^皮编程为具有小阻值的存储元件可表示逻辑"0" ft据比特值。通过将电压脉冲或电流脉冲施加于存储元件来电切换存储元件的阻值。电阻式存储器的 一种类型是相变存储器。在电阻存储元件中，相变存储器使用相变 材料。可用在存储单元中以存储数据比特。相变材料的状态可被称为非晶 态和晶态。由于非晶态通常呈现比晶态更大的电阻率，/人而可以区 分这两个状态。通常，非晶态涉及更加无序的原子结构，而晶态涉 及更加有序的晶才各。 一些相变材料呈现出一种以上的晶态，例如，面心立方(FCC)状态和六方最密堆积(HCP)状态。这两种晶态 具有不同的电阻率，并且都可以用于存储数据比特。在以下描述中， 非晶态通常是指具有更大电阻率的状态，而晶态通常是指具有更小 电阻率的;l犬态。可以可逆地感应相变材并牛中的相变。以这种方式，响应于温度 变化，存储器可从非晶态转变为晶态以及从晶态转变为非晶态。可 以多种方式实现相变材料的温度变化。例如，可将激光引导到相变 材料，可以驱动电流通过相变材料，或者可以提供电流通过与相变 材泮牛相邻的电阻加热器。以这些方法中的4壬一种，相变材^+的可控 加热都将引起相变材冲+内的可控相变。可对包括具有由相变材料制成的多个存储单元的存储阵列的 相变存储器进行编程，以利用相变材料的存储状态来存储数据。一 种在这种相变存储装置中读取和写入数据的方式是控制施加于相 变材并+的电流和/或电压脉冲。电流和/或电压的等级通常对应于在 每个存储单元中的相变材料内所感应的温度。柱形单元结构包括底电极、相变材料、和顶电极。相变存储单元的 顶电极的厚度可以不一致，其有助于在晶片上进行不均匀的蚀刻。 此外，相变材料的蚀刻速率可以高于顶电极材料的蚀刻速率。蚀刻 速率的差异可能导致蚀刻过程过早或者过晚地停止。如果蚀刻过程 被过早或者过晚地停止，那么柱形单元可能是不均匀的并且可能导 致结构不稳、定。由于上述以及其他原因，存在着对本发明的需求。发明内容本发明的 一个实施例提供了 一种存储单元。该存储单元包括第 一电极、存储位置、和第二电极。存储位置包括相变材料并且接触 第一电极。存储位置具有第一截面宽度。第二电极接触存储位置并 且具有大于第一截面宽度的第二截面宽度。第一电极、存储位置、 和第二电极形成柱形相变存储单元。


附图是为了进一步理解本发明，以及并入并构成本说明书的一 部分。附图示出了本发明的实施例，并且与描述一起用于解释本发 明的原理。由于参考以下详细描述更好地了解本发明，所以将会容 易地理解本发明的其他实施例和本发明的许多预期优点。附图中的 元件不一定相对于彼此按比例绘制。相似的参考标号表示相应的类 似部件。图1是示出了存储装置的一个实施例的框图。图2A是示出了相变存储单元的一个实施例的截面图。图2B是示出了相变存储单元的另 一 实施例的截面图。图3是示出了预处理的晶片的一个实施例的截面图。图4A是示出了预处理的晶片和相变材料层的一个实施例的截 面图。图4B是示出了预处理的晶片和相变材料层的叠层的一个实施 例的截面图。图5是示出了预处理的晶片、相变材料层和抗蚀剂掩模层的一 个实施例的截面图。图6是示出了经过光阻微调工艺之后的预处理的晶片、相变材 料层和抗蚀剂掩模层的 一个实施例的截面图。图7是示出了在蚀刻相变材料层之后的预处理的晶片和存储位 置的 一个实施例的截面图。图8是示出了预处理的晶片、存储位置和介电材料层的一个实 施例的截面图。图9A是示出了预处理的晶片、存储位置、介电材料层和绝缘 材泮牛层的 一个实施例的截面图。图9B是示出了预处理的晶片、存储位置、介电材料层、蚀刻 停止材料层和绝缘材料层的一个实施例的截面图。图10是示出了在绝缘材料层中蚀刻出一个开口之后的预处理 的晶片、存储位置、介电材料层和绝缘材料层的一个实施例的截面图。图11是示出了预处理的晶片、存储位置、介电材料层和电极 材料层的 一个实施例的截面图。图12是示出了在蚀刻电极材料层之后的预处理的晶片、存储 位置、介电材料层和第二电极的一个实施例的截面图。图13A是示出了相变存储单元的另一实施例的截面图。图13B是示出了相变存储单元的另一实施例的截面图。图14是示出了预处理的晶片和接触材冲+层的一个实施例的截 面图。图15是示出了在蚀刻接触材料层之后的预处理的晶片和底接 触部的一个实施例的截面图。图16是示出了预处理的晶片、底接触部和绝桑彖材料的一个实 施例的截面图。图17是示出了预处理的晶片和绝缘材料层的一个实施例的截 面图。图18是示出了在蚀刻绝缘材料层之后的预处理的晶片和绝缘 材料层的 一个实施例的截面图。图19是示出了预处理的晶片、绝缘材料和底接触部的一个实 施例的截面图。图20A是示出了相变存储单元的另 一实施例的截面图。图20B是示出了相变存储单元的另 一实施例的截面图。图21是示出了预处理的晶片的 一个实施例的截面图。图22是示出了预处理的晶片、接触材料层和相变材料层的一 个实施例的截面图。图23是示出了预处理的晶片、接触材料层、相变材料层和抗 蚀剂掩模层的一个实施例的截面图。图24是示出了经过光阻微调工艺之后的预处理的晶片、接触 材料层、相变材料层和抗蚀剂掩模层的一个实施例的截面图。图25是示出了在蚀刻相变材料层之后的预处理的晶片、接触 材料层和存储位置的一个实施例的截面图。图26是示出了预处理的晶片、接触材料层、存储位置和介电 材料层的 一 个实施例的截面图。图27是示出了对介电材料层和接触材料层进行蚀刻之后的预 处理的晶片、底接触部、存储位置和介电材料层的一个实施例的截 面图。图28是示出了预处理的晶片、底接触部、存储位置、介电材 料层和绝缘材料的一个实施例的截面图。图29A是示出了相变存储单元的另一实施例的截面图。图29B是示出了相变存储单元的另一实施例的截面图。图30是示出了预处理的晶片、存储位置和介电材料层的一个 实施例的截面图。图31A是示出了相变存储单元的另一实施例的截面图。图31B是示出了相变存储单元的另 一 实施例的截面图。图32A是示出了相变存储单元的另 一实施例的截面图。图32B是示出了相变存储单元的另一实施例的截面图。图33是示出了预处理的晶片、接触材料层、存储位置和介电 材料层的 一个实施例的截面图。图34A是示出了相变存储单元的另一实施例的截面图。图34B是示出了相变存储单元的另一实施例的截面图。图35是示出了在对相变材料层以及接触材料层进行蚀刻之后 的预处理的晶片、底4妻触部和存储位置的一个实施例的截面图。图36是示出了预处理的晶片、底接触部、存储位置和介电材 料层的一个实施例的截面图。
具体实施方式
在以下的详细描述中，参考构成本文一部分的附图，其中，通 过可以实现本发明的示例性具体实施例示出了附图。对此，参考所 描述图的方向〗吏用方向术语(例如，"顶部"、"底部"、"正面"、 "背面"、"前端"、"尾部，，等)。由于本发明实施例中的元件可以 定^f立于许多不同的方向，因此，方向术i吾是用来"i兌明而不是用来限 制的。可以理解，可利用其他实施例，并且在不背离本发明范围的 情况下，可对结构或逻辑进4亍改变。因此，以下详细的描述不是用 来限制本发明的，本发明的范围由所附权利要求限定。图1是示出了存储装置100的一个实施例的框图。存储装置100 包括写入电路102、分配电3各104、存4诸单元106a、 106b、 106c和 106d、以及读出电路108。存储单元106a ~ 106d中的每一个都是基 于存储单元中相变材料的非晶态和晶态来存储数据的相变存储单 元。此外，通过将相变材冲牛编程为具有中间阻4直，可将存4诸单元 106a 106d中的每一个编禾呈为两种或者多种4犬态中的一种状态。为 了将存储单元106a-106d中的一个编程为中间阻值，使用适当的 写入策略控制与非晶材料共存的结晶材料的量，从而控制单元的电 阻。^口文中所^f吏用的，术if "电连才妄(electrically coupled,又称电 耦合)"不是指元件必须直接连接在一起，而是在"电连接，，的元 件之间可以设置插入元件。写入电路102通过信号通路110电连接至分配电路104。分配 电^各104通过信号通路112a ~ 112d电连4妄至存4诸单元106a ~ 106d中的每一个。分配电路104通过信号通路112a电连接至存储单元 106a。分配电路104通过信号通路112b电连4妄至存々者单元106b。 分配电路104通过信号通^各112c电连4妄至存储单元106c。分配电 路104通过信号通路112d电连接至存储单元106d。另外，分配电 ^各104通过信号通路114电连4妄至读出电路108，并且读出电路108 通过信号通路116电连接至写入电路102。存储单元106a 106d中的每一个都包括可以在温度变化的影 响下从非晶态变为晶态或从晶态变为非晶态的相变材料。从而，在 存储单元106a-106d的一个中与非晶相变材料共存的结晶相变材 料的量定义了用于将数据存储到存储装置100内的两个或多个状 态。存々者单元106a-106d为柱形存+者单元。通常，柱形存々者单元 包括在制造期间的处理步骤，其中，相变材料被沉积然后被蚀刻， 以形成相变材料的独立式部分。在本发明的一个实施例中，通过形 成接触第 一 电极的相变材料存4诸位置并形成接触相变材津牛存储位 置的第二电极来制造柱形存储单元。通过在电极上沉积相变材料， 图样化相变材料，并蚀刻相变材料以形成存储位置来制造相变材料 存储位置。然后，通过在相变材料上沉积介电材津牛和平坦化介电材 料由介电材料围绕存储位置。然后，使用一个或多个沉积、图样化 和蚀刻过禾呈在存4诸位置上制造第二电才及。在非晶态下，相变材料呈现出远大于晶态下的电阻率。因此， 存储单元106a~106d的两个或多个状态的电阻率是不同的。在一 个实施例中，两个或多个状态包括两个状态，并且可以4吏用二进制， 其中，将比特值"0"和"1"分配给两个状态。在一个实施例中， 两个或多个状态包括三个状态并且可以使用三进制，其中，将比特 值"0"、 "1"、和"2"分配给三个状态。在一个实施例中，两个或多个状态包括分配有多比特值(例如，"oo"、 "or、 "io，，、和"ir，) 的四个状态。在其他实施例中，两个或多个状态可以是在存々者单元 的相变材料中的任一 适当数量的状态。在一个实施例中，写入电路102通过信号通路110将电压脉冲 提供给分配电路104，并且分配电^各104通过信号通路112a ~ 112d 将电压脉沖可控地引导到存储单元106a~ 106d。在一个实施例中， 分配电3各104包括将电压月永沖可控地引导到存储单元106a 106d 中每一个的多个晶体管。在其他实施例中，写入电路102通过信号 通路110将电流脉冲提供给分配电路104，并且分配电3各104通过 信号通路112a 112d将电流脉冲可控地引导到存储单元106a~ 106d。读出电^各108通过信号通路114读取存4诸单元106a ~ 106d的 两个或者多个状态中的每一个。分配电路104通过信号通路112a ~ 112d可控地引导在读出电路108和存4诸单元106a ~ 106d之间的读 取信号。在一个实施例中，分配电路104包括可控地引导在读出电 路108和存储单元106a~ 106d之间的读取信号的多个晶体管。在 一个实施例中，为了读取一个存4诸单元106a 106d的阻^直，读出 电^各108才是供流过一个存储单元106a ~ 106d的电流并且读出电^各 108读取越过那个存々者单元106a ~ 106d的电压。在一个实施例中， 读出电路108才是供越过一个存斗诸单元106a ~ 106d的电压并且读耳又 流过那个存々者单元106a-106d的电流。在一个实施例中，写入电 ^各102提供越过一个存^f诸单元106a ~ 106d的电压并且读出电3各108 读取流过那个存卡者单元106a~106d的电流。在一个实施例中，写 入电i 各102提供读取流过一个存〗诸单元106a 106d的电流并且读 出电^各108读取越过那个存4诸单元106a ~ 106d的电压。为了对存储装置100内的存储单元106a ~ 106d进行编程，写 入电路102生成用于加热目标存储单元中的相变材料的电流或电压 月永冲。在一个实施例中，写入电路102生成适当的电流或电压"永沖， 其净皮々责送到分配电路104中并净皮分配给适当的目标存^f渚单元106a ~ 106d。基于存^f诸单元是否^皮:没置或重置来控制电流或电压月永冲的大 小和周期。通常，存储单元的"设置"操作是将目标存储单元的相 变材料加热到其结晶温度(但低于其熔化温度)之上足够长时间以 实现晶态或者部分晶态和部分非晶态。通常，存储单元的"重置" 操作是将目标存储单元的相变材料加热到其熔化温度之上，然后迅 速淬火冷却相变才才一+,从而实3见非晶态或者部分非晶态和部分晶 态。图2A示出了相变存储单元200a的一个实施例的截面图。相变 存4诸单元200a包4舌第一电才及202、相变材泮+204、第二电才及206、 介电材料210a和绝缘材料208。相变材料204提供用于存储一个或 多个比特数据的存储位置。第一电极202接触相变材料204，并且 相变材料204接触第二电极206。在一个实施例中，第一电极202 和第二电极206具有比相变材料204更大的截面宽度。介电材料 210a侧面完全包围相变材料204。绝乡彖材料208侧面完全包围第一 电才及202和第二电才及206。在一个实施例中，每个存l诸单元106a ~ 106d都与相变存4诸单元200a相似。绝缘材料208可以是任何合适的绝缘体，诸如像Si02、 SiOx、 SiN、掺氟的矽3皮璃(FSG)、硼石粦石圭^皮璃(BPSG)、硼石圭酸盐3皮璃 (BSG)或者低k材料。介电材料210a可以是任何合适的介电材 料，诸如像Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG或者低K材料。 在一个实施例中，介电材料210a和绝缘材料208包括相同的材料。 在另一实施例中，介电材料210a具有比绝缘材料208更低的导热 系数。第 一 电极202和第二电极206可以是任意合适的电极材料，诸如像TiN、 TaN、 W、 Al、 TiSiN、 TiAlN、 TaSiN、 TaAlN、 WN 或者Cu。根据本发明，相变材料204可以由多种材料构成。通常，包含 来自元素周期表第VI力矣的一种或者多种元素的石克化物合金^皮用作 该材料。在一个实施例中，存<诸单元200a的相变材泮牛204由诸如 GeSbTe、 SbTe、 GeTe或者AglnSbTe的辟u属化物复合材料构成。在 另 一 实施例中，相变材料204是不含石克族元素的，诸如GeSb、 GaSb、 InSb、或者GeGalnSb。在其他实施例中，相变材料204由包括元素 Ge、 Sb、 Te、 Ga、 As、 In、 Se、和S中的一种或多种的4壬<可合适的 材料制成。诸如像晶体管或者二极管的有源器件的选择装置被连接至第 一电才及202或第二电才及206以控制施加到第一电才及202或第二电相_ 206中的另一个进而到相变材料204的电流或电压脉沖，从而设置 或者重置相变材冲+204。在相变存储单元200a的#:作期间，电流或电压"永冲^皮施加到 第一电才及202和第二电才及206之间以对相变存4诸单元200a进4亍编 程。在相变存储单元200a的设置操作期间，设置电流或电压脉沖 能够选择性地到达第一电才及202并且穿过相变材料204将其发送， 从而将其加热到其结晶温度(但通常低于其熔化温度)之上。以这种方法，在设置操作期间，相变材料204达到晶态或者部分晶态和 部分非晶态。在相变存储单元200a的重置4喿作期间，重置电流或 电压脉冲可以选择性地到达第一电极202并穿过相变材料204将其 发送。重置电流或电压将相变材料204快速加热到其熔化温度之上。 在切断电流或电压脉冲之后，相变材料204被迅速地淬火冷却到非 晶态或者部分非晶态和部分晶态中。图2B示出了相变存储单元200b的另一实施例的截面图。相变 存储单元200b与之前参考图2A描述和示出的相变存储单元200a 相似，除了相变存储单元200b包括蚀刻停止材料层212和相变材 料层叠层204a-204c。蚀刻停止材料层212用于在制造相变存储单 元200b期间在制造第二电极206时防止过蚀刻到相变材料204中。 在一个实施例中，每个存储单元106a-106b都与相变存储单元200b 相似。相变材料层叠层204a-204c包括两个或多个相变材料层。至少 两个相变材料层204a-204c包括不同相变材料。在一个实施例中， 在相邻的相变才才泮牛层204a-204c之间和/或相变才才并+层叠层 204a國204c和第一电极202之间和/或相变材料层叠层204a-204c和 第二电极206之间沉积诸如TiN、 GeTe、或其他适当材料的扩散势 垒层。相变存储单元200b的梯:作与相变存储单元200a相似。下列图3-图12示出了用于制造诸如之前参考图2A描述和示出 的相变存4诸单元200a和之前参考图2B描述和示出的相变存4诸单元 200b的相变存储单元的方法的多个实施例。图3示出了预处理的晶片220的一个实施例的截面图。预处理 的晶片220包括第一电极202、绝缘材冲牛208a、和下晶片层(未示 出)。在一个实施例中，第一电极202是诸如钨插塞、铜插塞、TiN 插塞、TaN插塞、Al插塞或者其他适当的传导材料插塞的接触插塞。 在另一实施例中，第一电极202是包括TiN、 TaN、 TiAlN、 TiSiN、 TaSiN或者TaAlN的专用接触电极。第一电极202由诸如^f象Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG、低k材料或者其他适当的介电材 料的绝缘材料208a侧面地围绕，从而使第一电极202与相邻的装 置特征电绝缘。图4A示出了预处理的晶片220和相变材料层203的一个实施 例的截面图。诸如硫属化物复合材料或者其他适当相变材料的相变 材科"故沉积在预处理的晶片220之上，以提供相变材并+层203。使 用化学汽相沉积(CVD)、原子层沉积(ALD)、有4几金属化学汽相 沉积(MOCVD)、等离子沉积(PVD)、喷射沉积(JVD)或者其 他的沉积技术来沉积相变材料层203。图4B示出了预处理的晶片220和相变材泮牛层203a-203c的叠 层的一个实施例的截面图。在一个实施例中，相变材料层203a-203c 的叠层用于替代在图4A中示出的单个相变材料层203。诸如硫属 化物复合材料或者其他适当的相变材料的第 一相变材料被沉积在 预处理的晶片220上，以提供第一相变材料层203a。使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适当的沉积技术来沉积第一 相变材料层203a。诸如石克属化物复合材料或者其他适当的相变材料的第二相变 材料被沉积在第一相变材料层203a上，以提供第二相变材料层 203b。使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适当的沉 积4支术来;兄积第二相变材^1"层203b。诸如^f克属化物复合材料或者其他适当的相变材料的第三相变 材料被沉积在第二相变材料层203b上，以提供第三相变材料层 203c。使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适当的沉 积技术来沉积第三相变材料层203c。在另一实施例中，在预处理的 晶片220上沉积其他适当数量的相变材料层。在一个实施例中，在相邻的相变材料层203a-203c之间、和/ 或在相变材冲+层叠层203a-203c和第一电才及202之间、和/或在相变 材料层叠层203a-203c的顶部之上沉积诸如TiN、 GeTe或者其他适 当材料的扩散势垒层。尽管说明书的剩余部分描述了利用单个相变材料层来制造相变存储单元的方法的实施例，但是相变材料层203a-203c的叠层可用于替代在图4A中示出的单个相变材料层 203。图5示出了预处理的晶片220、相变材泮+层203和抗蚀剂掩才莫 层222a的一个实施例的截面图。使用旋涂(spin on)或者其他适 当的^t术来在相变材料层203上沉积抗蚀剂材料。通过使用光刻法 或者其他适当的技术来图样化抗蚀剂材料，以提供抗蚀剂掩模层 222a。在一个实施例中，抗蚀剂掩才莫层222a基本中心地位于第一 电极202之上。图6示出了经过光阻樣i调工艺之后的预处理的晶片220、相变 材料层203和抗蚀剂掩模层222b的一个实施例的截面图。利用光 阻-微调工艺(resist trim process)来4务整抗蚀剂掩才莫层222a，以才是 供具有比抗蚀剂掩模层222a的截面宽度更小的抗蚀剂掩模层 222b。在一个实施例中，光阻微调工艺提供具有亚光刻截面宽度的 抗蚀剂掩模层222b。在另一实施例中，替代参考图5和图6描述和示出的抗蚀剂掩 模层和光阻微调工艺，可以使用硬质掩模工艺。诸如SiCb、 SiOx、 SiN、 FSG、 BPSG、 BSG或者其他适当的硬质掩模材料的硬质掩模 材料被沉积到相变材料层203 (图5)之上，以提供硬质掩模材料 层。可使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适当的沉 积寺支术来沉积;更质掩纟莫材料层。使用旋涂或者其他适当的技术来将抗蚀剂材料沉积在硬质掩 模材料层上。使用光刻法或者其他适当的技术来图样化抗蚀剂材 料，以提供抗蚀剂掩^t层。在一个实施例中，抗蚀剂掩模层基本中 心地位于第一电极202之上。蚀刻硬质掩模材料层的未由抗蚀剂掩模层保护的部分，以提供硬质掩模。在一个实施例中，在蚀刻硬质掩模材料层之前，抗蚀剂掩模层被如参照图6描述的那样来修整。在另 一实施例中，在蚀刻之后使用修整工艺来修整硬质掩模材 料层，以提供具有较小截面宽度的硬质掩模。在一个实施例中，修 整工艺提供具有亚光刻截面宽度的硬质掩模。在一个实施例中，在 修整硬质掩模之后剥离抗蚀剂掩模层。在另一实施例中，在修整硬 质掩模之前剥离抗蚀剂掩模层。在接下来的描述中，硬质掩模被用 于替代抗蚀剂掩模层222b。图7示出了在对相变材料层203进行蚀刻之后的预处理的晶片 220和存储位置204的一个实施例的截面图。蚀刻相变材料层203 未由抗蚀剂掩模层222b保护的部分，以露出预处理的晶片220并 且才是供相变材料存^(诸位置204。然后，去除抗蚀剂掩才莫层222b。图8示出了预处理的晶片220、存储位置204和介电材料层210a 的一个实施侈'J的截面图。i者长口 Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG、 4氐k材料或者其他适当的介电材料的介电材料一皮沉积到存储位置 204和预处理的晶片220的露出部分之上。使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适当的沉积4支术来沉积介电材泮牛。 使用化学机械研抛光技术(CMP)或者其他适当的研抛光技术来平 坦化介电材料，以露出存储位置204并提供介电材料层210a。在一 个实施例中，介电材料层210a和绝缘材料208a包括相同的材料。 在另 一实施例中，介电材料层210a具有比绝缘材料208a低的热导 率。图9A示出了预处理的晶片220、存储位置204、介电材料层 210a和绝缘材料层208b的一个实施例的截面图。诸如Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG、 4氐k材泮+或者其他适当的介电材泮+的绝 》彖材^H皮沉积到存^f诸位置204和介电材并牛层210a的露出部分之上。使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适当的沉积技术 来沉积绝缘材料层208b。图9B示出了预处理的晶片220、存々者位置204、介电材料层 210a、蚀刻4f止材并+层212a和绝纟彖材冲牛层208b的一个实施例的截 面图。在一个实施例中，蚀刻停止材料层212a和绝缘材料层208b 被用来替代在图9A中示出的绝缘材料层208b。诸如SiN或者他适 当的蚀刻停止材料的蚀刻停止材料层^皮沉积在介电材料层210a和 存储位置204的露出部分之上，以提供蚀刻停止材料层212a。使用 CVD、 ALD、 MOCVD、 PVD、 JVP、或者其他适当的沉积技术来 沉积蚀刻停止材料层212a。i者如SiOz、 SiOx、 SiN、 FSG、 BPSG、 BSG、 {氐k才才泮+或者其 他适当的介电材料的绝缘材料被沉积在蚀刻停止材料层212a之上， 以提供绝缘材料层208b。使用CVD、 ALD、 MOCVD、 PVD、 JVP、 或者其他适当的沉积技术来沉积绝缘材料层208b。尽管说明书的剩 余部分描述不^f吏用绝纟彖材料层208b之下的蚀刻停止材并+层212a来 制造相变存储单元的方法的实施例，但是在图9B中示出的蚀刻停 止材料层212a和绝缘材料层208b可^皮用于替代在图9A中示出的 绝纟彖材料层208b。图10示出了在绝缘材料层208b中蚀刻出 一个开口 224之后的 预处理的晶片220、存4诸位置204、介电材料层210a和绝纟彖材料层 208c的一个实施例的截面图。绝缘材料层208c被蚀刻以露出存储 位置204并才是供开口 224。在一个实施例中，开口 224基本中心地 位于存储位置204之上。诸如TiN、 TaN、 W、 Al、 TiSiN、 TiAlN、 TaSiN、 TaAlN、 WN、 Cu或者其他适当的电极材料的电极材料被沉积在存储位置204、介 电材料层210a和绝缘材料层208c的露出部分之上。使用CVD、ALD、 MOCVD、 PVD、 JVP、或者其他适当的沉积技术来沉积电 极材料层。使用CMP或者其他适当的研抛光^支术来平坦化电才及材 料层，以露出绝缘材料层208c并形成第二电极206。该过程提供如 图2A所示的相变存々者单元200a和如图2B所示的相变存卞者单元 200b。下列图11和图12示出了用于制造第二电极206的另一实施例， 其可^皮用于替^参考图9A-10所描述的过程。图11示出了预处理的晶片220、存储位置204、介电材料层210a 和电极材料层206a的一个实施例的截面图。诸如TiN、 TaN、 W、 Al、 TiSiN、 TiAlN、 TaSiN、 TaAlN、 WN、 Cu或者其他适当的电极 材泮牛的电才及材泮牛^皮沉积在存^^f立置204和介电才才泮牛层210a的露出 的部分之上，以提供电极材料层206a。使用CVD、 ALD、 MOCVD、 PVD、 JVP、或者其他适当的沉积:技术来沉积电4及材冲牛层206a。图12示出了在蚀刻电极材料层206a之后的预处理的晶片220、 存储位置204、介电材料层210a和第二电极206的一个实施例的截 面图。电才及材冲午层206a ^皮蚀刻，以露出介电材津+层210a并^是供第 二电极206。在一个实施例中，第二电极206基本上居中地在存储 位置204之上。i者如Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG、寸氐k材泮牛或者其 他适当的介电材料的绝缘材料被沉积在介电材料层210a和第二电 才及206的露出的部分之上。 <吏用CVD、 ALD、 MOCVD、 PVD、 JVP、 或者其他适当的沉积技术来沉积绝缘材料。使用CMP或者其他适 当的研抛光技术来平坦化绝缘材料，以露出第二电极206并提供如 图2A所示的相变存储单元200a或者如图2B所示的相变存储单元 200b。图13A示出了相变存储单元230a的另一实施例的截面图。相 变存储单元230a与之前参考图2A描述和示出的相变存储单元200a 相似，除了相变存4诸单元230a包4舌底4妄触部(bottom contact)或 者电极232。底接触部232接触第一电极202和相变材料204。底 接触部232完全由绝缘材料208侧面地围绕。底接触部232包括任 意合适的电极材料，诸如像TiN、 TaN、 W、 Al、 TiSiN、 TiAlN、 TaSiN、 TaAlN、 WN或者Cu。在一个实施例中，每个存4诸单元 106a-106c都与相变存储单元230a相似。相变存储单元230a的操 作与相变存储单元200a相似。图13B示出了相变存储单元203b的另一实施例的截面图。相 变存储单元203b与之前参考图13A描述和示出的相变存储单元 230a相似，除了相变存储单元203b包括如之前参考在图2B中示 出的相变存^f诸单元200b所描述的蚀刻停止材料层212和相变材料 层叠层204a-204c。在一个实施例中，每个存储单元106a-106c都与 相变存储单元230b相似。相变存储单元230b的操作与相变存储单 元200a相似。下面的图14-19示出了用于制造诸如^f象之前参考图13A描述和 示出的相变存储单元230a和之前参考图13B描述和示出的相变存 储单元230b的相变存储单元的方法的实施例。以如之前参考图3 描述和示出的预处理的晶片220开始制造过程。图14示出了预处理的晶片220和4妄触材料层232a的一个实施 例的截面图。诸如^f象TiN、 TaN、 W、 Al、 TiSiN、 TiAlN、 TaSiN、 TaAlN、 WN、 Cu或者其他适当的电极材料的电极材料被沉积在预 处理的晶片220之上，以提供接触材料层232a。使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适当的沉积技术来沉积接触材料层 232a。图15示出了在蚀刻4妾触材并+层232a之后的预处理的晶片220 和底4妄触部232的一个实施例的截面图。4妾触材津+层232a被蚀刻 以露出预处理的晶片220并提供底接触部232。在一个实施例中， 底接触部232基本中心地处于第 一 电极202之上。在一个实施例中， 底4妾触部232完全覆盖第一电才及202的顶部。在另一实施例中，底 4妄触部232部分地覆盖第一电才及202的顶部。图16示出了预处理的晶片220、底4妄触部232和绝^^材冲+层 208d的一个实施例的截面图。诸如像Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG、低k材料或者其他适当的介电材料的绝缘材料被沉积到预处 理的晶片220和底接触部232的露出的部分之上。使用CVD、ALD、 MOCVD、 PVD、 JVP或者其他适当的沉积才支术来沉积绝*彖材料。 〃使用CMP或者其他适当的研抛光4支术来平坦化绝*彖材并+,以露出 底接触部232并且提供绝缘材料层208d。下面的图17-19示出了用于制造底4妄触部232的过程的另一实 施例，其可以^皮用于替代参考图14-16描述和示出的过程。图17示出了预处理的晶片220和绝缘材料层208e的一个实施 例的截面图。i者如4象Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG、 4氐k 材料或者其他适当的介电材料的绝缘材料被沉积到预处理的晶片 220上，以提供绝缘材料层208e。使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其4也适当的沉积4支术来:;冗积绝》彖材泮牛层208e。图18示出了在蚀刻绝缘材料层208e中蚀刻出开口 234之后的 预处理的晶片220和绝纟彖材料层208d的一个实施例的截面图。绝 缘材料层208e被蚀刻以露出第 一 电极202并且提供开口 234。在一 个实施例中，开口 234完全i也露出第一电才及202的顶部。在另一实 施例中，开口 234部分地露出第一电极202的顶部。图19示出了预处理的晶片220、绝^彖材泮牛208d和底接触部232 的一个实施例的截面图。诸如4象TiN、 TaN、 W、 Al、 TiSiN、 TiAlN、 TaSiN、 TaAlN、 WN、 Cu或者其他适当的电才及材泮+的电才及材剩—皮沉 积在绝乡彖材泮牛208d和预处理的晶片220的露出的部分上。4吏用 CVD、 ALD、 MOCVD、 PVD、 JVP、或者其4也适当的;冗积才支术来 沉积电极材津+层。4吏用CMP或者其他适当的研抛光l支术来平坦化 电极材料层，以露出绝缘材料层208d并形成底接触部232。然后， 使用预处理的晶片220和底接触部232来执行之前参考图4A-12描 述的过程，以制造在图13A中示出的相变存储单元230a或者在图 13b中示出的相变存々者单元230b。图20A示出了相变存储单元240a的另一实施例的截面图。相 变存4诸单元240a与之前参考图13A描述和示出的相变存々者单元 230a相似，除了在相变存^f诸单元240a中，介电材并+层210a ^皮介电 材料层210b代替，其被绝缘材料208侧面地围绕。在一个实施例 中，每个存储单元106a-106b都与相变存储单元240a相似。相变存 储单元240a的操作与相变存储单元200a相似。图20B示出了相变存储单元240b的另一实施例的截面图。相 变存^f诸单元240b与之前参考图20A描述和示出的相变存储单元 240a相似，除了相变存储单元240b包括如之前参考在图2B中示 出的相变存々者单元200b所描述的蚀刻4f止材冲牛层212和相变材泮牛 层叠层204a-204c。在一个实施例中，每个存储单元106a-106b都与 相变存储单元240b相似。相变存储单元240b的操作与相变存储单 元200a相似。下面的图21-28示出了用于制造诸如像之前参考图20A描述和 示出的相变存储单元240a和之前参考图20B描述和示出的相变存 储单元240b的相变存储单元的方法的一个实施例。图21示出了预处理的晶片220的一个实施例的截面图。预处 理的晶片220包括第一电极202、绝缘材料208a和下晶片层(未示 出)。在一个实施例中，第一电极202是诸如^f象钨插塞、铜插塞、 TiN插塞、TaN插塞、Al插塞或者其他适当的导电材料插塞的接触 插塞。在另一实施例中，第一电极202是包括TiN、 TaN、 TiAlN、 TiSiN、 TaSiN或者TaAlN的专用接触电极。第一电极202由诸如 像SiCb、 SiOx、 SiN、 FSG、 BPSG、 BSG、低k材料或者其他适当 的介电材料的绝缘材料208a侧面地围绕，从而将第一电极202与 相邻的器件电绝纟彖。图22示出了预处理的晶片220、 4妄触材泮牛层232a和相变材泮牛 层203的一个实施例的截面图。诸如像TiN、 TaN、 W、 Al、 TiSiN、 TiAlN、 TaSiN、 TaAlN、 WN、 Cu或者其他适当的电才及材料的电才及 材料被沉积在预处理的晶片220上，以提供接触材料层232a。使用 CVD、 ALD、 MOCVD、 PVD、 JVP、或者其他适当的沉积技术来 沉积4妄触材碑牛层232a。诸如像好u属化物复合材料或者其他适当的相变材料的相变材 料-陂沉积在接触材料层232a之上，以4是供相变材冲牛层203。 4吏用 CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适当的沉积技术来沉 积相变材并+层203。图23示出了预处理的晶片220、接触材料层232a、相变材料 层203和抗蚀剂掩模层222a的一个实施例的截面图。使用旋涂(spin on )或者其他适当的技术来在相变材料层203上沉积抗蚀剂材料。 通过光刻法或者其他适当的技术来图样化抗蚀剂材料，以提供抗蚀 剂掩模层222a。在一个实施例中，抗蚀剂掩模层222a基本中心地 处于第一电才及202之上。图24示出了经过光阻微调工艺之后的预处理的晶片220、接触 材料层232a、相变材料层203和抗蚀剂掩才莫层222b的一个实施例 的截面图。通过光阻微调工艺来修整抗蚀剂掩模层222a，以提供比 抗蚀剂掩模层222a的截面宽度小的抗蚀剂掩模层222b。在一个实 施例中，光阻微调工艺提供具有亚光刻截面宽度的抗蚀剂掩模层 222b。在另一实施例中，替代参考图23和图24描述和示出的抗蚀剂 掩模层和光阻微调工艺，可以使用硬质掩模工艺。诸如像Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG或者其他适当的硬质掩模材料的硬质掩模 材料被沉积到相变材料层203 (图23 )之上，以提供硬质掩模材料 层。可使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适当的沉 积技术来沉积硬质掩模材料层。4吏用旋涂或者其他适当的4支术来将抗蚀剂材料沉积在石更质掩 模材料层之上。使用光刻法或者其他适当的技术来图样化抗蚀剂材 料，以提供抗蚀剂掩模层。在一个实施例中，抗蚀剂掩模层基本中 心地处于第一电极202之上。硬质掩模材料层的未由抗蚀剂掩模层 保护的部分被蚀刻，以提供硬质掩模。在一个实施例中，在蚀刻硬 质掩模材料层之前，如之前参考图24所描述的那样来修整抗蚀剂 掩模层。在另 一 实施例中，在4吏用l奮整工艺(trim process )々虫刻之后来 修整硬质掩模材料层，以提供具有较小截面宽度的硬质掩模。在一 个实施例中，修整工艺提供具有亚光刻截面宽度的硬质掩模。在一 个实施例中，在硬质掩模修整之后剥离抗蚀剂掩模层。在另一实施 例中，在硬质掩才莫修整之前剥离抗蚀剂掩才莫层。在下面的描述中， 硬质掩模被用于替代抗蚀剂掩模层222b。图25示出了在蚀刻相变材料层203之后的预处理的晶片220、 接触材料层232a和存储位置204的一个实施例的截面图。硬质掩 模材料层203的未由抗蚀剂掩模层222b保护的部分被蚀刻，以露 出接触材料层232a并且提供相变材料存储位置204。然后，抗蚀剂 掩才莫层222b纟皮移除。图26示出了预处理的晶片220、接触材料层232a、存储位置 204和介电材料层210a的一个实施例的截面图。诸如像Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG、低k材料或者其他适当的介电材料的介 电材料被沉积到预处理的晶片220和存储位置204的露出的部分之 上。使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适当的沉积 技术来沉积介电材料。使用CMP或者其他适当的研抛光技术来平 坦化介电材料，以露出存储位置204并提供介电材料层210a。在一 个实施例中，介电材并+层210a和绝《彖材冲牛208a包括相同的材料。 在另 一实施例中，介电材料层210a具有比绝缘材料208a低的导热 系数。图27示出了对介电材料层210a和接触材料层232a进行蚀刻 之后的预处理的晶片220、底接触部232、存储位置204和介电材 料210b的一个实施例的截面图。介电材料层210a和接触材料层 232a被蚀刻以露出预处理的晶片220并且提供介电材料层210b和 底4妄触部232。图28示出了预处理的晶片220、底4妄触部232、存卡者位置204、 介电材料层210b和绝纟彖材津牛208f的一个实施例的截面图。诸如傳_ Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG、 4氐k材泮牛或者其4也适当的 介电材料的绝缘材料被沉积在预处理的晶片220、底接触部232、 介电材料层210b和存储位置204的露出的部分之上。使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适当的沉积才支术来沉积绝續^材料。使用CMP或者其他适当的研抛光4支术来平坦化绝缘材料， 以露出存储位置204和介电材料层210b,以提供绝缘材料层208f。 然后，执行之前参考图9A-12描述的过程，以制造如在图20A中示 出的相变存储单元240a或者如在图20B中示出的相变存储单元 240b的第二电极206。图29A示出了相变存储单元的另一实施例250a的截面图。相 变存储单元250a与之前参考图2A描述和示出的相变存储单元200a 相似，除了在相变存储单元250a中，介电材料层210a被介电材料 层210c代卢l。介电材津牛层210c包围相变材并牛204并且包围第二电 才及206的底部部分。在一个实施例中，每个存々者单元106a-106b都 与相变存储单元250a相似。相变存储单元250a的操作与相变存储 单元200a相似。图29B示出了相变存储单元250b的另一实施例的截面图。相 变存储单元250b与之前参考图29A描述和示出的相变存储单元 250a相似，除了相变存储单元250b包括如之前参考在图2B中示 出的相变存储单元200b所描述的蚀刻停止材料层212和相变材料 层叠层204a-204c。在一个实施例中，每个存储单元106a-106b都与 相变存储单元250b相似。相变存储单元250b的操作与相变存储单 元200a相似。下面的图30示出了用于制造诸如像之前参考图29A描述和示 出的相变存储单元250a和之前参考图29B描述和示出的相变存储 单元250b的相变存储单元的方法的一个实施例。由执行参考图3-7 描述和示出的步骤开始制造过程。图30示出了预处理的晶片220、存储位置204和介电材料层 210d的一个实施例的截面图。诸如像Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG、低k材料或者其他适当的介电材料的介电材料#1沉积到预处理的晶片220和存储位置204的露出的部分之上。使用CVD、ALD、 MOCVD、 PVD、 JVP或者其^也适当的沉禾口4支术来沉积介电才才泮+。存储位置204,以提供介电材料层210d。通过盖住存储位置204的介电材料层210d的部分来防止存储 位置204被平坦化。在一个实施例中，介电材料210d和绝缘材料 208a包括相同的材料。在另一实施例中，介电材冲+层210d具有比 绝缘材料208a低的导热系数。然后，执行之前参考图9A-10描述 的过程，以制造第二电极206，除了介电材料层210d也被蚀刻以提 供在图10中示出的开口 224。该过禾呈^皮用于制造在图29A中示出 的相变存储单元250a和在图29B中示出的相变存4渚单元250b。图31A示出了相变存储单元260a的另一实施例的截面图。相 变存4诸单元260a与之前参考图29A描述和示出的相变存々者单元 250a相似，除了相变存储单元260a包括如之前参考在图13A中示 出的相变存储单元230a所描述的底接触部232。在一个实施例中， 每个存储单元106a-106b都与相变存4诸单元260a相似。相变存4诸单 元260a的才喿作与相变存4诸单元200a相似。图31B示出了相变存储单元260b的另一实施例的截面图。相 变存4渚单元260b与之前参考图31A描述和示出的相变存々者单元 260a相似，除了相变存储单元260b包括如之前参考在图2B中示 出的相变存〗诸单元200b所描述的蚀刻停止材冲牛层212和相变材料 层叠层204a-204c。在一个实施例中，每个存储单元106a-106b都与 相变存储单元260b相似。相变存储单元260b的操作与相变存储单 元200a相似。使用之前参考图14-16 (制造底4妄触部232 )、图30 (制造存储 位置204和介电材料层210c )以及图9A-10 (制造第二电极206 )所描述和示出的过程来制造相变存^f诸单元260a和相变存4诸单元 206b 。图32A示出了相变存储单元270a的另一实施例的截面图。相 变存^f诸单元270a与之前参考图13A描述和示出的相变存4诸单元 230a相似，除了在相变存储单元270a中，介电材料层210a被介电 材料层210e代替。介电材料层210e包围相变材料204并且包围第 二电才及206的底部部分。介电材津+层210e由绝^彖材并牛208侧面地 围绕。在一个实施例中，每个存储单元106a-106b都与相变存储单 元270a相似。相变存l诸单元270a的才喿作与相变存4诸单元200a相 似。图32B示出了相变存储单元270b的另一实施例的截面图。相 变存^f诸单元270b与之前参考图32A描述和示出的相变存4诸单元 270a相似，除了相变存储单元270b包括如之前参考在图2B中示 出的相变存储单元200b所描述的蚀刻停止材料层212和相变材料 层叠层204a-204c。在一个实施例中，每个存储单元106a-106b都与 相变存储单元270b相似。相变存储单元270b的操作与相变存储单 元200a相似。接下来在图33中示出了用于制造诸如像之前参考图32A描述 和示出的相变存卡者单元270a和之前参考图32B描述和示出的相变 存储单元270b的相变存储单元的方法的一个实施例。通过执行之 前参考图21-25所描述和示出的步骤来开始制造过程。图33示出了示出了预处理的晶片220、接触材泮+层232a、存 储位置204和介电材料层210d的一个实施例的截面图。诸如像 Si02、 SiOx、 SiN、 FSG、 BPSG、 BSG、低k材料或者其他适当的 介电材料的介电材料被沉积到存储位置204和接触材料层232a的 露出的部分之上。使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适当的沉积技术来沉积介电材料。使用CMP或者其他适当的研 抛光才支术来平坦化介电材冲+,而不露出存4渚位置204，以才是供介电 材料层210d。通过盖住存〗诸位置204的介电材并+层210d的部分来防止存^f渚 位置204被平坦化。在一个实施例中，介电材料210d和绝缘材料 208a包括相同的材料。在另一实施例中，介电材料层210d具有比 绝缘材料208a低的导热系数。然后，4丸行之前参考图27-28 (蚀刻 介电材料层210d和接触材料层232a)和图9A-10 (制造第二电极 206)描述的过程，除了介电材料210d同样被蚀刻，以提供在图10 中示出的开口 224之外。该过^f呈;帔用于制造在图32A中示出的相变 存j渚单元270a和在图32B中示出的相变存4渚单元270b。图34A示出了相变存储单元280a的另一实施例的截面图。相 变存^f渚单元280a与之前参考图13A描述和示出的相变存储单元 230a相4以，除了在相变存卞者单元280a中，底4妄触部232具有与相 变材料204相同的截面宽度并且相变材料204和底接触部232都由 介电才才冲+层210f侧面；也围绕。在一个实施例中，每个存^f诸单元 106a-106b都与相变存储单元280a相似。相变存储单元280a的操 作与相变存^f诸单元200a相4以。图34B示出了相变存储单元280b的另一实施例的截面图。相 变存储单元280b与之前参考图34A描述和示出的相变存储单元 280a相似，除了相变存储单元280b包括如之前参考在图2B中示 出的相变存储单元200b所描述的蚀刻停止材料层212和相变材料 层叠层204a-204c。在一个实施例中，每个存储单元106a-106b都与 相变存储单元280b相似。相变存储单元280b的纟喿作与相变存储单 元200a相似。接下来在图35中示出了用于制造诸如像之前参考图34A描述 和示出的相变存^f渚单元280a和之前参考图34B描述和示出的相变 存4渚单元280b的相变存〗诸单元的方法的一个实施例。通过执4亍之 前参考图21-24所描述和示出的步骤来开始制造过程。图35示出了对相变材料层203以及接触材料层232a进行蚀刻 之后的预处理的晶片220、底接触部232和存储位置204的一个实 施例的截面图。接触材料层232a和相变材料层203的未由抗蚀剂 掩模层222b保护的部分被蚀刻，以露出预处理的晶片220并且提 供相变材^牛存^f诸位置204和底4妄触部232。然后，抗蚀剂掩才莫层222b 被移除。图36示出了预处理的晶片220、底接触部232、存储位置204 和介电材^f"层210f的一个实施例的截面图。i者如4象Si02、SiOx、SiN、 FSG、 BPSG、 BSG、低k材料或者其他适当的介电材料的介电材料 被沉积到预处理的晶片220、底接触部232和存储位置204的露出 的部分之上。使用CVD、 ALD、 MOCVD、 PVD、 JVP或者其他适 当的沉积技术来沉积介电材料。使用CMP或者其他适当的研抛光 技术来平坦化介电材料，以露出存储位置204并且提供介电材料层 210f。在一个实施例中，介电材料层210f和绝缘材料208a包括相 同的材3牛。在另一实施例中，介电材料层210f具有比绝》彖材冲牛208a 低的导热系数。然后，执行之前参考图9A-12描述的过程，以制造 如在图34A中示出的相变存储单元280a或者如在图20B中示出的 相变存储单元280b的第二电极206。程。 -使用第一沉积、图样化和蚀刻工艺来制造用于每个存〗诸单元的 相变材料存储位置。在形成相变材料存储位置之后，使用第二沉积、图样化和蚀刻工艺来制造接触存储位置的第二电极。以该方式，在 制造过程中保持了存储单元的结构完整性。尽管这里已经示出和描述了具体实施例，^旦本领域的4支术人员 很容易认识到，在不背离本发明精神的前提下，可以进行各种替换 和/或等同实施来代替所示和所述的具体实施例。本申请旨在覆盖这 里所述具体实施例的任何改变和变化。因此，本发明仅由权利要求 及其等同物来限定。
权利要求
1.一种存储单元，包括第一电极；存储位置，包括相变材料并接触所述第一电极，所述存储位置具有第一截面宽度；以及第二电极，接触所述存储位置，所述第二电极具有比所述第一截面宽度大的第二截面宽度，其中，所述第一电极、所述存储位置和所述第二电极形成柱形相变存储单元。
2. 才艮据权利要求1所述的存储单元，其中，所述存储位置包括相 变材料层的叠层。
3. 根据权利要求1所述的存储单元，其中，所述相变材料包括 Ge、 Sb、 Te、 Ga、 As、 In、 Se、和S中的至少一种。
4. 根据权利要求1所述的存储单元，还包括绝缘材料，侧面地围绕所述第二电极的第一部分；以及 蚀刻停止层，侧面地围绕所述第二电极的第二部分。
5. 根据;f又利要求1所述的存储单元，还包括绝缘材料，侧面地围绕所述第二电极的第一部分；以及 介电材料，侧面地围绕所述第二电极的第二部分。
6. 根据权利要求1所述的存储单元，还包括纟色缘材料，侧面地围绕所述第二电极的第一部分；介电材并+，侧面;也围绕所述第二电4及的第二部分；以及 蚀刻停止层，侧面地围绕所述第二电才及的第三部分。
7. —种存储单元，包括第一电才及；4妻触部，4妄触所述第一电才及；存储位置，包括相变材料并4妄触所述4妄触部，所述存^f诸 位置具有第一截面宽度；以及第二电极，接触所述存储位置，所述具有比所述第一截 面宽度大的第二截面宽度，其中，所述第一电极、所述接触部、所述存储位置和所 述第二电极形成柱形相变存储单元。
8. 根据权利要求7所述的存储单元，其中，所述存储位置包括相 变材料层的叠层。
9. 根据权利要求7所述的存储单元，其中，所述相变材料包括 Ge、 Sb、 Te、 Ga、 As、 In、 Se、和S中的至少一种。
10. 根据权利要求7所述的存储单元，其中，所述接触部具有与所 述第 一截面宽度基本相等的截面宽度。
11. 根据权利要求7所述的存储单元，还包括纟色缘材料，侧面地围绕所述第二电极的第一部分；以及 蚀刻停止层，侧面地围绕所述第二电才及的第二部分。
12. 4艮据4又利要求7所述的存々者单元，其中，所述4妄触部具有比所 述第一截面宽度大的截面宽度。
13. 根据权利要求12所述的存储单元，还包括第一绝缘材料，侧面地围绕所述接触部；以及 介电材料，侧面地围绕所述存储位置。
14. 根据权利要求13所述的存储单元，还包括第二绝》彖材冲+,侧面地围绕所述第二电才及。
15. 根据权利要求13所述的存储单元，还包括第二绝乡彖材^l",侧面地围绕所述第二电才及的第 一部分；以及蚀刻停止层，侧面地围绕所述第二电极的第二部分。
16. 根据权利要求13所述的存储单元，还包括第二绝^^材并牛，侧面地围绕所述第二电^l的第 一部分， 其中，所述介电材并牛侧面地围绕所述第二电才及的第二部分。
17. 才艮据权利要求13所述的存储单元，还包括第二绝纟彖材并+，侧面地围绕所述第二电^^的第一部分；以及蚀刻停止层，侧面地围绕所述第二电才及的第二部分， 其中，所述介电材坤牛侧面地围绕所述第二电4及的第三部分。
18. 根据权利要求7所述的存储单元，还包括介电材料，侧面地围绕所述存储位置；以及第 一绝續^才并牛，侧面i也围绕所述介电才才冲牛和所述4妾触部。
19. 根据权利要求18所述的存储单元，还包括第二绝缘材料，侧面地围绕所述第二电极。
20. 根据权利要求18所述的存储单元，还包括第二绝缘材料，侧面地围绕所述第二电极的第 一 部分；以及蚀刻停止层，侧面地围绕所述第二电才及的第二部分。
21. 根据权利要求18所述的存储单元，还包括第二绝缘材料，侧面地围绕所述第二电才及的第 一部分， 其中，所述介电材才+侧面;也围绕所述第二电才及的第二部分。
22. 根据权利要求18所述的存储单元，还包括第二绝纟彖材并+,侧面地围绕所述第二电4及的第 一 部分；以及蚀刻停止层，侧面地围绕所述第二电极的笫二部分， 其中，所述介电材料侧面地围绕所述第二电极的第三部分。
23. —种用于制造存+者单元的方法，所述方法包括提供包括第一电极的晶片；在所述晶片上沉积相变材料层；蚀刻所述相变材料层，以形成存储位置；在所述晶片和所述存储位置的露出部分上沉积第 一绝缘 材料层；平坦化所述第一绝纟彖材料层，以露出所述存储位置；以及制造接触所述存储位置的第二电极。
24. 根据权利要求23所述的方法，其中，制造所述第二电极包括在所述平坦化的第 一 绝纟彖材并+层和所述存^fi者位置上沉积 第二绝缘材料层；在所述第二绝缘材料层中蚀刻出第一开口 ，以露出所述 存储位置；在所述蚀刻的第二绝缘材料层和所述存储位置的露出部 分上沉积第一电招_材冲牛层；以及平坦4匕所述第一电才及才才坤牛层，以形成所述第二电才及。
25. 根据权利要求24所述的方法，还包括在沉积所述第二绝缘材料层之前，在所述平坦化的第一 绝缘材料层和所述存储位置上沉积蚀刻停止材料层；以及在所述第二绝缘材料层中蚀刻出所述第一开口之后，蚀 刻所述蚀刻停止材料层，以露出所述存々者位置。
26. 根据权利要求23所述的方法，其中，制造所述第二电极包括在所述平坦化的第 一 绝缘材料层和所述存储位置的露出 部分上沉积第 一 电极材料层；蚀刻所述第一电一及材并+层，以形成所述第二电才及；在所述平坦化的第 一绝《彖材一牛层和所述第二电才及的露出 部分上沉积第二绝缘材料层；以及平坦化所述第二绝缘材料层，以露出所述第二电极。
27. 根据权利要求23所述的方法，其中，沉积所述相变材料层包 括沉积相变材料层的叠层。
28. 根据权利要求23所述的方法，其中，蚀刻所述相变材料层以 形成所述存储位置包括在所述相变材料层上沉积抗蚀剂材料层；图样化所述抗蚀剂材料层，以形成保护所述相变材料层 的第一部分并露出所述相变材料层的第二部分的掩模；以及蚀刻所述相变材料层的所述第二部分。
29. 根据权利要求28所述的方法，其中，图样化所述抗蚀剂材料 层包括修整所述抗蚀剂材料层，以形成具有亚光刻截面宽度的掩模。
30. 根据权利要求23所述的方法，其中，蚀刻所述相变材料层以 形成所述存储位置包括在所述相变材料层上沉积硬质掩模材料层；蚀刻所述硬质掩才莫材料层，以形成保护所述相变材料层 的第 一部分并露出所述相变材料层的第二部分的掩模；以及蚀刻所述相变材冲牛层的所述第二部分。
31. 根据权利要求30所述的方法，还包括修整所述掩模，以提供具有亚光刻截面宽度的掩模。
32. 才艮据4又利要求23所述的方法，其中，4是供包括所述第一电相_ 的所述晶片包括提供包括接触插塞的预处理的晶片；在所述预处理的晶片上沉积第 一 电极材料层；蚀刻所述第一电极材料层，以形成所述第一电极；在所述预处理的晶片和所述第 一电才及的露出部分上沉积 第二绝缘材料层；以及平坦化所述第二绝缘材料层，以露出所述第一电极。
33. 根据权利要求23所述的方法，其中，提供包括所述第一电极 的所述晶片包括提供包括接触插塞的预处理的晶片；在所述预处理的晶片上沉积第二绝缘材料层；在所述第二绝缘材冲牛层中蚀刻出一个开口 ，以露出所述 接触插塞；在所述预处理的晶片和所述第二绝缘材并牛层的露出部分 上沉积第 一 电才及材并+层；以及平坦化所述第一电极材料层，以形成所述第一电才及。
34. —种用于制造存4诸单元的方法，所述方法包括提供包括接触插塞的预处理的晶片；在所述预处理的晶片上沉积第 一 电^l材^牛层；在所述第 一 电4及材冲+层上沉积相变材冲牛层；蚀刻所述相变材并+层，以形成存^fi者位置；在所述第 一 电极材料层和所述存储位置的露出部分上沉 积第一绝缘材料层；平坦化所述第一绝》彖材料层，以露出所述存储位置；蚀刻所述平坦化的第 一绝纟彖材冲+层和所述第 一 电才及材泮牛 层，以形成第一电才及；在所述预处理的晶片、所述第一电才及、所述蚀刻的第一 绝缘材料层、和所述存储位置的露出部分上沉积第二绝缘材料层；平坦化所述第二绝纟彖材料层，以露出所述存储位置；以及制造4妄触所述存4诸位置的第二电极。
35. 根据权利要求34所述的方法，其中，制造所述第二电极包括在所述存储位置、所述蚀刻的第一绝缘材料层、和所述 平坦化的第二绝缘材料层的露出部分上沉积第三绝缘材料层；在所述第三绝缘材料层中蚀刻出一个开口 ，以露出所述 存储位置；在所述第三绝缘材^牛层和所述存储位置的露出部分上沉 积第二电极材料层；以及平坦化所述第二电才及材料层，以形成所述第二电才及。
36. 4艮据4又利要求35所述的方法，还包括在沉积所述第三绝^^材并+层之前，在所述蚀刻的第 一 绝 缘材料层、所述平坦化的第二绝缘材料层和所述存储位置的露 出部分上;冗积蚀刻1亭止材冲牛层；以及在所述第三绝缘材料层中蚀刻出所述开口之后，蚀刻所 述蚀刻停止材料层，以露出所述存储位置。
37. 根据权利要求34所述的方法，其中，制造所述第二电极包括在所述存4诸位置、所述蚀刻的第一绝纟彖材料层、和所述 平坦化的第二绝*彖材料层的露出部分上沉积第二电极材料层；蚀刻所述第二电极材料层，以形成所述第二电极；在所述蚀刻的第 一 绝缘材料层、所述平坦化的第二绝缘材料层、和所述第二电极的露出部分上沉积第三绝缘材料层； 以及平坦化所述第三绝纟彖材料层，以露出所述第三电极。
38. 根据权利要求34所述的方法，其中，沉积所述相变材料层包 括沉积相变材并+层的叠层。
39. 根据权利要求34所述的方法，其中，蚀刻所述相变材料层以 形成所述存储位置包括在所述相变材料层上沉积抗蚀剂材料层；图样化所述抗蚀剂材料层，以形成保护所述相变材料层 的第一部分并露出所述相变材料层的第二部分的掩模；以及蚀刻所述相变材料层的所述第二部分。
40. 根据权利要求39所述的方法，其中，图样化所述抗蚀剂材料 层包括修整所述抗蚀剂材料层，以形成具有亚光刻截面宽度的
41. 根据权利要求34所述的方法，其中，蚀刻所述相变材料层以 形成所述存储位置包括在所述相变材料层上沉积硬质掩模材料层；蚀刻所述硬质掩模材料层，以形成保护所述相变材料层 的第一部分并露出所述相变材料层的第二部分的掩才莫；以及蚀刻所述相变材料层的所述第二部分。
42. 根据权利要求41所述的方法，还包括修整所述掩模，以提供具有亚光刻截面宽度的掩模。
43.一种用于制造存储单元的方法，所述方法包括提供包括第 一电极的晶片；在所述晶片上沉积相变材料层；蚀刻所述相变材料层，以形成存储位置；在所述晶片和所述存l诸位置的露出部分上沉积第 一绝多彖 材料层；平坦化所述第 一绝缘材料层而不露出所述存储位置；在所述平坦化的第 一绝纟彖材并+层上沉积第二绝纟彖材料层；在所述第二绝缘材料层和所述平坦化的第 一 绝缘材料层 中蚀刻出一个开口，以露出所述存储位置；在所述第二绝缘材料层、所述平坦化的第一绝缘材料层、 和所述存储位置的露出部分上沉积第一电极材料层；以及平坦化所述第一电极材料层，以形成第二电极。
44. 根据权利要求43所述的方法， 括沉积相变材料层的叠层。
45. 根据权利要求43所述的方法， 形成所述存储位置包括其中，沉积所述相变材料层包 其中，蚀刻所述相变材冲十层以在所述相变材料层上沉积抗蚀剂材料层；图样化所述抗蚀剂材料层，以形成保护所述相变材料层 的第一部分并露出所述相变材料层的第二部分的掩才莫；以及蚀刻所述相变材并+层的所述第二部分。
46. 根据权利要求45所述的方法，其中，图样化所述抗蚀剂材料 层包括修整所述抗蚀剂材料层，以形成具有亚光刻截面宽度的掩模。
47. 根据权利要求43所述的方法，蚀刻所述相变材料层以形成所 述存储位置包括在所述相变材料层上沉积硬质掩模材料层；蚀刻所述硬质掩模材料层，以形成保护所述相变材料层 的第 一部分并露出所述相变材料层的第二部分的掩模；以及蚀刻所述相变材料层的所述第二部分。
48. 根据权利要求47所述的方法，还包括修整所述掩模，以提供具有亚光刻截面宽度的掩模。
49. 根据4又利要求43所述的方法，还包括在沉积所述第二绝缘材料层之前，在所述平坦化的第一 绝纟彖材料层上沉积蚀刻停止材料层；以及在所述第二绝缘材料层中蚀刻出所述第一开口之后，蚀 刻所述蚀刻停止材料层，以露出所述存储位置。
50. 根据权利要求43所述的方法，其中，提供包括所述第一电极 的所述晶片包括提供包括接触插塞的预处理的晶片；在所述预处理的晶片上沉积第二电极材料层；蚀刻所述第二电4及材冲+层，以形成所述第一电才及；在所述预处理的晶片和所述第 一 电才及的露出部分上沉积 第三绝缘材料层；以及平坦化所述第三绝缘材料层，以露出所述第一电极。
51. 根据权利要求43所述的方法，其中，提供包括所述第一电极 的所述晶片包括提供包括接触插塞的预处理的晶片；在所述预处理的晶片上沉积第三绝缘材料层；在所述第三绝缘材料层中蚀刻出第二开口，以露出所述 接触插塞；在所述预处理的晶片和所述第三绝缘材料层的露出部分 上沉积第二电4及材料层；以及平坦化所述第二电极材料层，以形成所述第一电极。
52. —种用于制造存储单元的方法，所述方法包括提供包括接触插塞的预处理的晶片；在所述预处理的晶片上沉积第 一 电^l材冲+层；在所述第 一 电4及材并+层上沉积相变材冲+层；蚀刻所述相变材料层，以形成存储位置；在所述第一电才及材料层和所述存储位置的露出部分上沉 积第一绝缘材料层；平坦化所述第 一绝桑彖材料层而不露出所述存卡者位置；蚀刻所述平坦化的第 一绝缘材料层和所述第 一 电极材料 层，以形成第一电才及；在所述预处理的晶片、所述第一电才及和所述蚀刻的第一 绝缘材料层的露出部分上沉积第二绝缘材料层；平坦化所述第二绝缘材料层，以露出所述平坦化的第一 绝缘材料层；在所述蚀刻的第 一绝缘材料层和所述平坦化的第二绝缘材料层的露出部分上沉积第三绝缘材料层；在所述第三绝缘材料层和所述平坦化的第 一 绝缘材料层 中蚀刻出一个开口，以露出所述存储位置；在所述第三绝缘材料层、所述第一绝缘材料层、和所述 存^(诸位置的露出部分上沉积第二电才及材;枰层；以及平坦化所述第二电极材料层，以形成第二电极。
53. 根据权利要求52所述的方法，其中，沉积所述相变材料层包 括沉积所述相变材^+层的叠层。
54. 根据权利要求52所述的方法，其中，蚀刻所述相变材料层以 形成所述存储位置包括在所述相变材料层上沉积抗蚀剂材料层；图样化所述抗蚀剂材料层，以形成保护所述相变材料层 的第一部分并露出所述相变材料层的第二部分的掩才莫；以及蚀刻所述相变材冲牛层的所述第二部分。
55. 根据权利要求54所述的方法，其中，图样化所述抗蚀剂材料 层包括修整所述抗蚀剂材料层，以形成具有亚光刻截面宽度的 掩模。
56. 根据权利要求52所述的方法，其中，蚀刻所述相变材料层以 形成所述存^f诸位置包括在所述相变材料层上沉积硬质掩模材料层；蚀刻所述硬质掩模材料层，以形成保护所述相变材料层 的第 一部分并露出所述相变材:杆层的第二部分的掩才莫；以及蚀刻所述相变材料层的所述第二部分。
57. 根据权利要求56所述的方法，还包括修整所述掩模，以提供具有亚光刻截面宽度的掩模。
58. 才艮据^又利要求52所述的方法，还包括在沉积所述第三绝缘材料层之前，在所述蚀刻的第 一绝 缘材料层和所述平坦化的第二绝缘材料层上沉积蚀刻停止材 料层；以及在所述第三绝缘材料层中蚀刻出所述开口之后，蚀刻所 述蚀刻停止材料层，以露出所述存储位置。
59. —种用于制造存4诸单元的方法，所述方法包括提供包括接触插塞的预处理的晶片；在所述预处理的晶片上沉积第 一 电极材料层；在所述第 一 电极材料层上沉积相变材料层；蚀刻所述相变材料层和所述第 一 电极材料层，以形成存 4诸位置和所述第一电才及；在所述预处理的晶片、所述第一电才及、和所述存储位置 的露出部分上沉积第 一绝缘材料；平坦化所述第一绝缘材并牛层，以露出所述存储位置；以及制造4妄触所述存^f诸位置的第二电才及。
60. 根据权利要求59所述的方法，其中，制造所述第二电极包括在所述平坦化的第 一 绝缘材料层和所述存储位置的露出 部分上沉积第二绝纟彖材术牛层；在所述第二绝缘材料层中蚀刻出开口 ，以露出所述存储位置；在所述蚀刻的第二绝缘材料层和所述存储位置的露出部 分上沉积第二电极材料层；以及平坦化所述第二电极材料层，以形成第二电极。
61. 根据权利要求60所述的方法，还包括在沉积所述第二绝缘材料层之前，在所述平坦化的第一 绝缘材料层和所述存储位置的露出部分上沉积蚀刻停止材料 层；以及在所述第二绝缘材料层中蚀刻出所述开口之后，蚀刻所 述蚀刻停止材料层，以露出所述存储位置。
62. 根据权利要求59所述的方法，其中，制造所述第二电极包括在所述平坦化的第 一 绝缘材料层和所述存储位置的露出 部分上沉积第二电才及才才冲牛层；蚀刻所述第二电才及材并牛层，以形成所述第二电才及；在所述平坦化的第 一 绝缘材料层和所述第二电极的露出 部分上沉积第二绝缘材料层；以及平坦化所述第二绝纟彖材料层，以露出所述第二电极。
63. 根据权利要求59所述的方法，其中，沉积所述相变材料层包 括沉积相变材料层的叠层。
64. 才艮据4又利要求59所述的方法，其中，蚀刻所述相变材泮牛层和 所述第一电才及材料层，以形成所述存々者位置和所述第一电才及包 括在所述相变材料层上沉积抗蚀剂材料层；图样化所述抗蚀剂材料层，以形成保护所述相变材料层 的第 一部分并露出所述相变材料层的第二部分的掩模；以及蚀刻所述相变材料层的所述第二部分；以及蚀刻所述相变材料层的未被所述相变材料层的所述第一 部分^f呆护的部分。
65. 才艮据4又利要求64所述的方法，其中，图样化所述抗蚀剂材料 层包括修整所述抗蚀剂材料层，以提供具有亚光刻截面宽度的 掩模。
66. 根据权利要求59所述的方法，其中，蚀刻所述相变材料层以 形成所述存储位置包括在所述相变材料层上沉积硬质掩模材料层；蚀刻所述硬质掩模材料层，以形成保护所述相变材料层 的第一部分并露出所述相变材料层的第二部分的掩才莫；以及蚀刻所述相变材料层的所述第二部分。
67. 根据权利要求66所述的方法，还包括修整所述掩模，以提供具有亚光刻截面宽度的掩模。
全文摘要
本发明涉及一种柱形相变存储单元，该柱形相变存储单元包括第一电极、存储位置、和第二电极。存储位置包括相变材料并且接触第一电极。存储位置具有第一截面宽度。
文档编号H01L45/00GK101232075SQ20071030155
公开日2008年7月30日 申请日期2007年12月21日 优先权日2006年12月21日
发明者托马斯·哈普, 扬·鲍里斯·菲利普 申请人:奇梦达北美公司