专利名称：制作接触孔的方法
技术领域：
本发明涉及半导体制造工艺，特别涉及制作接触孔的方法。
背景技术：
随着半导体制造技术越来越精密，集成电路也发生重大的变革，使得计算机的运 算性能和存储容量突飞猛进，并带动周边产业迅速发展。而半导体产业也如同摩尔定律所 预测的以每18个月增加一倍晶体管数目在集成电路上的速度发展着，同时半导体工艺也 已经从1999年的0. 18微米、2001年的0. 13微米、2003年的90纳米(0. 09微米)，进入到 2005年65纳米(0. 065微米)并朝45纳米以至32纳米迈进。因此，伴随着半导体工艺的 进步和微电子元件的微小化，单一芯片上的半导体元件的密度越来越大，相对地元件之间 的间隔也越来越小，这使得接触孔刻蚀工艺的制作难度越来越高。现有技术中制作接触孔的方法，利用光刻胶层作为刻蚀下方介电层的刻蚀掩膜。 而在45纳米节点的工艺下，接触孔刻蚀的间距(即两邻近接触孔中心点间的距离)必须小 于155纳米，而且显影后的关键尺寸必须为大约70 80纳米。制作接触孔时所用到的光 刻技术正面临着挑战，采用1.35NA(数值孔径)的镜头，浸没式光刻以及EUV的较短波长的 光源已经受到工艺上的限制。因此，出现了一种新的工艺，即采用双图案技术以避免瑞利缩 放的局限性来制作通孔的方法。美国专利US6569761公开了一种应用在32纳米节点中制作接触孔的方法，即光刻 胶两次曝光并显影后，在光刻胶上涂敷一层反图案材料层，然后进行回蚀反图案材料层等 工艺以得到接触孔。具体工艺流程如图IA至ID所示。如图IA所示，提供一前端器件层101，在前端器件层101上形成一层硬掩膜层 102，材料可以选择为含碳物质层，以旋涂的方式形成于前端器件层101上。接着在掩膜层 102上形成一层底部抗反射层103，最后在底部抗反射层103上形成一层光刻胶层104。如 图IB所示，提供一具有图案的第一光罩(未示出)以及具有图案的第二光罩(未示出)， 经过曝光显影后，形成具有图案的光刻胶，即为光刻胶层104’。如图IC所示，在光刻胶层 104’上旋涂一层反图案材料层105。如图ID所示，回蚀反图案材料层105使该层的上部与 光刻胶层104’的上部平齐。如图IE所示，采用湿法刻蚀法去除光刻胶层104’。如图IF所 示，以反图案材料层105为掩膜依次刻蚀底部抗反射层103以及硬掩膜层102，形成接触孔 106A与106B。接着，去除反图案材料层105和底部抗反射层103，剩下具有接触孔图案的硬 掩膜层102’，用以将接触孔图案转移到前端器件层101上。但是这种方法有一定的缺陷性，即在光刻胶在曝光显影后会有一定程度的倒塌， 造成图案转移的不精确，即不能精确地制作出所有需要的接触孔。图2示意性地示出了这 种光刻胶倒塌的现象，如图2所示，光刻胶201倒塌。造成这种缺陷的原因有两种，第一种 是由于在形成具有图案的光刻胶层104’时，由于所需要制作的接触孔关键尺寸较小，形成 接触孔形状的光刻胶与底部抗反射层的接触面积过小、附着力过弱造成的光刻胶倒塌。第 二种原因是由于在旋涂形成反图案材料层105时，光刻胶层104’由于离心力的作用，造成一定程度的倒塌。光刻胶图案的倒塌，使得一部分通孔不能如预期制作出来，降低了半导体 器件的良品率，并且还需要人为地进行返工，延长了制作周期，增加了制作成本。因此，需要一种方法，能够有效解决光刻胶图案倒塌的问题，以提高器件的良品 率，缩短制作周期，降低制作成本。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进 一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决现有的制作接触孔时产生的上述问题，本发明提供了一种制作半导体器 件中的接触孔的方法，所述方法包括下列步骤提供一前端器件层；在所述前端器件层上 面形成需要在其中制作接触孔的结构层；在所述结构层上面形成第一硬掩膜层；在所述第 一硬掩膜层上面形成第二硬掩膜层；在所述第二硬掩膜层上面形成一层具有所需图案的光 刻胶层；以所述具有所需图案的光刻胶层为掩膜，刻蚀所述第二硬掩膜层，从而将所述光刻 胶层的图案转移到所述第二硬掩膜层上，形成具有图案的第二硬掩膜层；去除所述具有所 需图案的光刻胶层；在所述第一硬掩膜层以及所述具有图案的第二硬掩膜层上形成一层反 图案材料层，所述反图案材料层的顶部高于所述具有图案的第二硬掩膜层的顶部；去除部 分反图案材料层，直至露出所述具有图案的第二硬掩膜层为止，使所述反图案材料层的顶 部与所述具有图案的第二硬掩膜层的顶部平齐，形成具有图案的反图案材料层；去除所述 具有图案的第二硬掩膜层，使所述具有图案的反图案材料层中对应所述具有图案的第二硬 掩膜层的位置形成开口 ；以所述具有图案的反图案材料层为掩膜，刻蚀所述第一硬掩膜层 以及所述结构层，从而将所述反图案材料层的图案转移到所述第一硬掩膜层上以及所述结 构层上，形成所述接触孔；去除所述反图案材料层以及所述第一硬掩膜层。优选地，还包括步骤，在所述第二硬掩膜层和所述光刻胶层之间形成底部抗反射层并对其进行刻蚀。优选地，所述第一硬掩膜层和/或所述第二硬掩膜层是Si02、Si0N或者无定形碳。优选地，所述反图案材料层是硅玻璃或者Si-BARC。优选地，所述去除部分反图案材料层的方法是回蚀方法，所述回蚀方法采用干法 刻蚀所采用的源气体CF4。优选地，所述去除部分反图案材料层的方法是回蚀方法，所述回蚀方法采用湿法 刻蚀所采用的HF溶液或者H3PO4溶液。优选地，所述刻蚀所述第二硬掩膜层、所述去除所述具有图案的第二硬掩膜层、所 述刻蚀所述第一硬掩膜层以及所述去除所述第一硬掩膜层采用干刻蚀法，所述干刻蚀法采 用的源气体是CF4、CHF3、C4F6, C5F8以及C4F8中的任一一种或者这几种气体的混合气体。优选地，所述刻蚀所述第二硬掩膜层、所述去除所述具有图案的第二硬掩膜层、所 述刻蚀所述第一硬掩膜层以及所述去除所述第一硬掩膜层采用湿法刻蚀，所述湿法刻蚀所 采用的溶液是HF或者H3PO4溶液。根据本发明制作的接触孔的方法，能够有效解决在制作接触孔时光刻胶图案倒塌 的问题，以提高器件的良品率，缩短制作周期，降低制作成本。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。在附图中，图IA至图IF是传统的双图案制作接触孔的剖面示意图；图2是光刻胶倒塌剖面示意图；图3A至图3G是根据本发明的采用两层硬掩膜层制作接触孔的剖面示意图；图4的流程图示出了制作根据本发明实施例的采用两层硬掩膜层制作接触孔的 工艺流程。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然 而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如 何利用两层硬掩膜制作接触孔以便解决光刻胶层倒塌的问题。显然，本发明的施行并不限 定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而 除了这些详细描述外，本发明还可以具有其他实施方式。为了克服半导体工艺中光刻胶倒塌的缺陷，本发明提出了一种利用两层硬掩膜层 来转移图案制作接触孔的方法克服这一问题。参照图3A至图3G，示出根据本发明的制作接 触孔的制作工艺流程中各个步骤的剖视图。首先，如图3A所示，提供一前端器件层301，材料可以选择为单晶硅。在前端器件 层301上形成需要在其中制作接触孔的结构层302，厚度为4000 5000埃。例如高应力 氮化层(未示出)，材料可以选择为厚度为400 500埃的TiN以及形成于高应力氮化层 之上的厚度为4000 5000埃的磷硅酸玻璃层。接着，在结构层302上面以CVD方式形成 第一硬掩膜层303，材料可以选择为Si02、Si0N或者含碳的物质，例如无定形碳，厚度大约为 1000 1300埃。然后，在第一硬掩膜层303上面以CVD方式形成第二硬掩膜层304，材料 可以选择为Si02、Si0N或者含碳的物质，例如无定形碳，厚度大约为1000 1300埃。接着 在第二硬掩膜层上面涂敷一层底部抗反射层305，厚度大约为1000 2000埃。然后，在底 部抗反射层305上面涂敷一层光刻胶层306A，厚度大约为2000 3000埃。接着，如图:3B所示，采用光刻显影的方式形成具有所需图案的光刻胶层306B，接 触孔图案可以是例如为矩形或者圆形等的任意图形。以光刻胶层306B为掩膜，刻蚀底部抗 反射层305以及第二硬掩膜层304，形成具有图案的底部抗反射层305’以及第二硬掩膜层 304’。刻蚀方式可以是干刻蚀法，如采用CF4、CHF3、C4F6、C5F8以及C4F8中的任一一种或者这 几种气体的混合气体作为源气体进行刻蚀；也可以采用湿法刻蚀法刻蚀第二硬掩膜层，如 利用HF或者H3PO4溶液进行湿法刻蚀。接下来，如图3C所示，以灰化的方式去除光刻胶层306B，再用湿法刻蚀法去除具 有图案的的底部抗反射层305’。
然后，如图3D所示，在第一硬掩膜层303以及具有图案的第二硬掩膜层304’上以 旋涂方式涂敷一层反图案材料层307，反图案材料层307的顶部高于第二硬掩膜层304’的 顶部，材料可以是但不限于硅玻璃或者含硅的底部抗反射涂层(Si-BARC)。其中Si-BARC材
料的分子通式例如
权利要求
1.一种制作接触孔的方法，所述方法包括下列步骤， 提供一前端器件层；在所述前端器件层上面形成需要在其中制作接触孔的结构层； 在所述结构层上面形成第一硬掩膜层； 在所述第一硬掩膜层上面形成第二硬掩膜层； 在所述第二硬掩膜层上面形成一层具有所需图案的光刻胶层； 以所述具有所需图案的光刻胶层为掩膜，刻蚀所述第二硬掩膜层，从而将所述光刻胶 层的图案转移到所述第二硬掩膜层上，形成具有图案的第二硬掩膜层； 去除所述具有所需图案的光刻胶层；在所述第一硬掩膜层以及所述具有图案的第二硬掩膜层上形成一层反图案材料层，所 述反图案材料层的顶部高于所述具有图案的第二硬掩膜层的顶部；去除部分反图案材料层，直至露出所述具有图案的第二硬掩膜层为止，使所述反图案 材料层的顶部与所述具有图案的第二硬掩膜层的顶部平齐，形成具有图案的反图案材料 层；去除所述具有图案的第二硬掩膜层，使所述具有图案的反图案材料层中对应所述具有 图案的第二硬掩膜层的位置形成开口；以所述具有图案的反图案材料层为掩膜，刻蚀所述第一硬掩膜层以及所述结构层，从 而将所述反图案材料层的图案转移到所述第一硬掩膜层上以及所述结构层上，形成所述接 触孔；去除所述反图案材料层以及所述第一硬掩膜层。
2.如权利要求1所述的方法，其特征在于，还包括步骤，在所述第二硬掩膜层和所述光刻胶层之间形成底部抗反射层并对其进行刻蚀。
3.如权利要求1所述的方法，其特征在于，所述第一硬掩膜层和/或所述第二硬掩膜层 是Si02、SiON或者无定形碳。
4.如权利要求1所述的方法，其特征在于，所述反图案材料层是硅玻璃或者Si-BARC。
5.如权利要求1所述的方法，其特征在于，所述去除部分反图案材料层的方法是回蚀 方法，所述回蚀方法采用干法刻蚀所采用的源气体CF4。
6.如权利要求1所述的方法，其特征在于，所述去除部分反图案材料层的方法是回蚀 方法，所述回蚀方法采用湿法刻蚀所采用的HF溶液或者H3PO4溶液。
7.如权利要求1所述的方法，其特征在于，所述刻蚀所述第二硬掩膜层、所述去除所述 具有图案的第二硬掩膜层、所述刻蚀所述第一硬掩膜层以及所述去除所述第一硬掩膜层采 用干刻蚀法，所述干刻蚀法采用的源气体是CF4、CHF3、C4F6、C5F8以及C4F8中的任一一种或者 这几种气体的混合气体。
8.如权利要求1所述的方法，其特征在于，所述刻蚀所述第二硬掩膜层、所述去除所述 具有图案的第二硬掩膜层、所述刻蚀所述第一硬掩膜层以及所述去除所述第一硬掩膜层采 用湿法刻蚀，所述湿法刻蚀所采用的溶液是HF或者H3PO4溶液。
9.一种包含通过如权利要求1所述的方法制造的半导体器件的集成电路，其中所述集 成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存 储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM和射频电路。
10. 一种包含通过如权利要求1所述的方法制造的半导体器件的电子设备，其中所述 电子设备个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相 机。
全文摘要
本发明公开了一种制作接触孔的方法，包括下列步骤提供一前端器件层；在前端器件层上面形成结构层；在结构层上面形成第一硬掩膜层；在第一硬掩膜层上面形成第二硬掩膜层；在第二硬掩膜层上面形成光刻胶层；以光刻胶层为掩膜，刻蚀第二硬掩膜层，从而将光刻胶层的图案转移到所述第二硬掩膜层上；去除具有所需图案的光刻胶层；在第一硬掩膜层以及第二硬掩膜层上形成一层反图案材料层；去除部分反图案材料层直至露出第二硬掩膜层，使反图案材料层的顶部与第二硬掩膜层的顶部平齐，形成具有图案的反图案材料层；去除第二硬掩膜层；将反图案材料层的图案转移到第一硬掩膜层上以及结构层上，形成接触孔；去除反图案材料层以及第一硬掩膜层。
文档编号H01L21/768GK102122633SQ20101002261
公开日2011年7月13日 申请日期2010年1月8日 优先权日2010年1月8日
发明者张力群, 覃柳莎 申请人:中芯国际集成电路制造(上海)有限公司