专利名称：一种可铜线键接的封装体结构及其制作方法
技术领域：
本发明涉及一种半导体器件的封装体结构及其制作方法，特别涉及ー种可铜线键接的切割DFN封装体结构及其制作方法。
背景技术：
现有ー种切割DFN(Dual Flat No-lead)封装体，包含在引线框架上相互电性隔离的第一载片台和第二载片台，用于承载两种不同的FET芯片，或者承载ー个FET芯片和ー个IC控制芯片；还包含延伸至引线框架外相对两侧的若干引脚，用来与外部元器件连接。其中一些所述引脚与所述第一、第二载片台分隔且无电性连接；所述芯片上的电极与该些引脚的电气连接，往往通过连接引线的键接实现。或者，一个载片台上的芯片电极，与另ー个载片台的电气连接，也通过连接引线的键接实现。现在使用铜线键接作为半导体封装中的电气连接十分普遍。然而，由于上述切割DFN封装体在封装完成前，仅使用底部贴胶连接所述第一、第二载片台，使得该引线框架的強度不够，不足以支持用铜线作为上述连接引线进行键接。此时若使用铜线键接，往往会因打线力量太大，致使第一、第二载片台发生震动，而使铜线没有与芯片上的电极正确键接，影响了半导体器件的可靠性，也降低了生产效率。
发明内容
本发明的目的是提供一种可铜线键接的封装体结构及其制作方法，通过改进切割DFN封装体的制作方法，増加引线框架的強度，以支持铜线键接的进行，提高产品质量和生
产效率。为了达到上述目的，本发明的技术方案是提供一种可铜线键接的封装体结构，其特征在于，包含引线框架，其设置有若干载片台，和延伸至所述封装体结构外的若干引脚，以及若干加强筋，其连接相邻的所述载片台；每对相邻载片台之间连接有至少ー个所述加强筋；若干半导体芯片，对应设置在所述若干载片台上；在所述芯片之间，或所述芯片与所述引脚之间，或所述芯片与所述载片台之间，通过铜线键接形成电气连接。所述可铜线键接的封装体结构还包含塑封体，使所述若干载片台及其承载的所述若干芯片封装在所述塑封体内部，并覆盖至所述加强筋的顶面；所述载片台的未连接芯片的底面，以及所述若干引脚暴露在所述塑封体的底面外。所述加强筋在所述塑封体封装后去除，使相邻的所述载片台相互电气隔绝。所述加强筋，其高度低于其连接的所述相邻载片台的高度；所述加强筋底面与所述载片台底面在同一平面上。所述引线框架上的其中一些所述引脚，由所述若干载片台引出；所述芯片的底面与所述载片台的顶面固定连接，使所述芯片设置的若干底部电极，与所述载片台电性连接，并通过该些引脚与外部元器件连接。 所述引线框架上的另ー些所述引脚，与所述若干载片台分隔且无电性连接；所述芯片设置的若干顶部电极，与该些引脚通过铜线键接形成电性连接，并通过该些引脚与外部元器件连接。
一种可铜线键接的封装体结构的制作方法，包含以下步骤步骤I、形成引线框架上连接相邻载片台的若干加强筋；相邻载片台之间形成有至少ー个所述加强筋；步骤2、半导体芯片对应连接在载片台上；芯片之间，或芯片与引脚之间，或芯片与载片台之间通过铜线键接形成电性连接；步骤3、封装帯芯片及键接铜线的引线框架；塑封封装材料覆盖在芯片、载片台的顶部，以及所述加强筋的顶面上，并固化形成塑封体；使载片台的底面、加强筋底面和若干引脚暴露在所述塑封体外；步骤4、从封装体结构的底面，切割去除所述加强筋，在相邻载片台之间形成间隔空隙，实现相邻载片台的电气隔离。所述步骤I中所述加强筋，是在相邻载片台之间的对应位置，通过半腐蚀所述引线框架的上半部分形成的。所述步骤2中还包含，将所述芯片底面与所述载片台的顶面固定连接，使所述芯片的若干底部电极，与所述载片台电性连接，并通过由所述若干载片台引出的若干引脚与外部元器件连接。所述步骤2中还包含，将与所述若干载片台分隔且无电性连接的若干引脚，与所述芯片的若干顶部电极，通过铜线键接形成电性连接。与现有技术相比，本发明所述可铜线键接的封装体结构及其制作方法，其优点在干本发明通过半腐蚀引线框架，形成了与载片台一体的，用于连接相邻载片台的至少ー个加强筋；其在封装完成前，都能有效增强引线框架的整体強度。因而，使该引线框架的強度，足以支持在芯片之间、芯片与载片台之间、芯片与引脚之间使用铜线键接，有效提高产品质量和生产效率。
图I至图4是本发明可铜线键接的封装体结构的制作方法的步骤俯视图；图5至图8是本发明可铜线键接的封装体结构的制作方法的步骤在A-A向的侧剖视图；其中，图I是本发明中所述引线框架的结构俯视图；图2是本发明中芯片贴片与铜线键接的俯视图；图3是本发明中塑封体封装后在图7中B-B向的俯剖视图；图4是本发明中去除加强筋形成封装体成品后在图8中B-B向的俯剖视图；图5是图I在A-A向的侧剖面图；图6是图2在A-A向的侧剖面图；图7是图3在A-A向的侧剖面图；图8是图4在A-A向的侧剖面图。
具体实施方式
以下结合附图，通过优选的具体实施例，详细说明本发明。本发明所提供的封装体结构及制作方法，可适用于所有的半导体芯片，包括FET芯片及IC控制芯片等等。在以下所提供的各具体实施例的详细描述中，以MOSFET芯片为例来详细说明本发明的各项优点及有益效果。但应当注意的是，这些具体描述及实例并非用来限制本发明的范围。配合參见图3、图4及图7、图8所示，本发明所述可铜线键接的封装体，是一切割DFN封装体，其包含设置在引线框架10上分别承载2个MOSFET芯片的第一载片台11、第二载片台12，以及延伸至引线框架10外相对两侧的若干引脚；还包含塑封体60，将所述第一、第二载片台及所述高端和低端MOSFET芯片封装在其内部，而使所述第一、第二载片台的底面，以及所述若干引脚暴露在所述塑封体60的底面外。如图I、图5所示，与现有封装结构最大的不同在干，为了提高所述引线框架10的整体強度，所述引线框架10上设置有若干间隔设置的加强筋20，来连接所述第一、第二载 片台。所述若干加强筋20，是在所述第一、第二载片台之间对应位置，通过半腐蚀所述引线框架10的上半部分形成的；即是说，所述若干加强筋20仅从所述封装体底面向上的位置连接所述第一、第二载片台，所述若干加强筋20的上表面低于所述第一、第二载片台的上表面。该加强筋20会在封装完成后，从所述封装体的底部切割去除，使所述第一载片台11与第二载片台12相互电气隔离。如图2、图6所示，所述第一、第二载片台上的两个MOSFET芯片可以是2个N型或2个P型的MOSFET芯片；令其中一个为高端MOSFET芯片41，另ー个为低端MOSFET芯片42。所述高端和低端MOSFET芯片均具有底部漏极(图中未示出)、顶部源极412、422和顶部栅极 411、422。对应地，在所述引线框架10上设置有与第一、第二载片台分隔且无电性连接的若干引脚，包含高端源极引脚32、高端栅极引脚31、低端源极引脚35和低端栅极引脚34 ;以及所述引线框架10上设置的从第一、第二载片台引出的若干引脚，包含高端漏极引脚33、低端漏极引脚36。其中，所述高端栅极引脚31、高端源极引脚32和低端漏极引脚36，位于所述引线框架10的同一侧；所述高端漏极引脚33、低端栅极引脚34和低端源极引脚35，位于所述引线框架10上与上述相対的ー侧。所述高端MOSFET芯片41粘接在所述第一载片台11上，使其底部漏极与第一载片台11形成电性连接，通过高端漏极引脚33与外部元器件连接；而其顶部源极412和顶部栅极411通过若干铜线50键接，分别与高端源极引脚32、高端栅极引脚31形成电性连接。类似的，低端MOSFET芯片42粘接在第二载片台12上，使其底部漏极与第二载片台12形成电性连接，通过低端漏极引脚36引出；而其顶部源极422和顶部栅极421通过若干铜线50键接，分别与低端源极引脚35、低端栅极引脚34形成电性连接。所述高端MOSFET芯片41的顶部源极412，还与所述第二载片台12通过铜线50键接，即所述高端MOSFET芯片41的顶部源极412与所述低端MOSFET芯片42的底部漏极形成电性连接。如图7、图8所示，所述塑封体60，在封装时向下覆盖至所述加强筋20的顶面，形成位于所述第一、第二载片台之间空隙上半部分61的塑封体部分；而在所述加强筋20切割去除后，该上半部分61的塑封体部分保留，而利用所述第一、第二载片台之间空隙的下半部分62，实现所述第一、第二载片台的电气隔离。配合參见图I至图4，图5至图8所示，上述可铜线键接的封装体的制作方法，包含以下步骤步骤I、形成所述引线框架10上连接第一、第二载片台的至少ー个加强筋20 ；具体的，所述切割DFN封装体的引线框架10上，形成有第一载片台11、第二载片台12，与第一载片台11或第二载片台12相连接或不相连接的若干引脚，尤其还形成有连接在所述第一、第二载片台之间的至少ー个加强筋20。在所述第一、第二载片台之间的对应位置，通过半腐蚀所述引线框架10的上半部分，形成所述加强筋20。与所述第一载片台11相分隔的所述高端栅极引脚31、高端源极引脚32，以及从所述第二载片台12引出的所述低端漏极引脚36，位于所述引线框架10的同一侧；所述引线框架10上与之相対的ー侧，形成有从所述第一载片台11引出的所述高端漏极引脚33，以及与所述第二载片台12分隔的所述低端栅极引脚34、低端源极引脚35。步骤2、芯片贴片及铜线50键接；步骤2. I、高端MOSFET芯片41粘接在所述第一载片台11上，使其底部漏极与第一载片台11形成电性连接，通过低端漏极引脚36引出；而其顶部源极412和顶部栅极411通过若干铜线50键接，分别与高端源极引脚32、高端栅极引脚31形成电性连接。步骤2. 2、低端MOSFET芯片42粘接在第二载片台12上，使其底部漏极与第二载片台12形成电性连接，通过低端漏极引脚36引出；而其顶部源极422和顶部栅极421通过若干铜线50键接，分别与低端源极引脚35、低端栅极引脚34形成电性连接。步骤2. 3、高端MOSFET芯片41的顶部源极，与所述第二载片台12通过铜线50键接，即所述高端MOSFET芯片41的顶部源极412与所述低端MOSFET芯片42的底部漏极形成电性连接。步骤3、封装帯芯片及键接铜线50的引线框架10 ；塑封封装材料覆盖在所述高端和低端的MOSFET芯片上，所述第一、第二载片台的顶部，以及所述加强筋20的顶面上，固化形成所述塑封体60。此时，所述第一、第二载片台的底面、加强筋20的底面，以及所述若干引脚均暴露在所述塑封体60的底面之外。步骤4、切割去除加强筋20 ；从封装体的底面开始，将所述加强筋20切割去除，在所述第一、第二载片台之间形成间隔空隙62，实现该第一、第二载片台的电气隔离。至此，完成所述切割DFN封装体的制作过程。除了封装如上述实施例中所述两个MOSFET芯片，本发明还可以封装用第一、第二载片台分别承载的一 MOSFET芯片和ー IC控制芯片，或其他两种相同或不相同的芯片。由于本发明通过半腐蚀引线框架，形成了与第一、第二载片台一体的，用于连接第一、第二载片台的至少ー个加强筋；在封装完成前，都能有效增强引线框架的整体強度。因而，该引线框架的強度，足以支持在芯片之间、芯片与载片台之间、芯片与引脚之间使用铜线键接，有效提高产品质量和生产效率。尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的 多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
权利要求
1.一种可铜线键接的封装体结构，其特征在于，包含 引线框架(10)，其设置有若干载片台，和延伸至所述封装体结构外的若干引脚，以及 若干加强筋(20)，其连接相邻的所述载片台；每对相邻载片台之间连接有至少一个所述加强筋(20)； 若干半导体芯片，对应设置在所述若干载片台上； 在所述芯片之间，或所述芯片与所述引脚之间，或所述芯片与所述载片台之间，通过铜线(50)键接形成电气连接。
2.如权利要求I所述可铜线键接的封装体结构，其特征在于，还包含塑封体(60)，使所述若干载片台及其承载的所述若干芯片封装在所述塑封体￠0)内部，并覆盖至所述加强筋(20)的顶面；所述载片台的未连接芯片的底面，以及所述若干引脚暴露在所述塑封体(60)的底面外。
3.如权利要求2所述可铜线键接的封装体结构，其特征在于，所述加强筋(20)在所述塑封体￠0)封装后去除，使相邻的所述载片台相互电气隔绝。
4.如权利要求I或3所述可铜线键接的封装体结构，其特征在于，所述加强筋(20)，其高度低于其连接的所述相邻载片台的高度；所述加强筋(20)底面与所述载片台底面在同一平面上。
5.如权利要求I所述可铜线键接的封装体结构，其特征在于，所述引线框架(10)上的其中一些所述引脚，由所述若干载片台引出；所述芯片的底面与所述载片台的顶面固定连接，使所述芯片设置的若干底部电极，与所述载片台电性连接，并通过该些引脚与外部元器件连接。
6.如权利要求5所述可铜线键接的封装体结构，其特征在于，所述引线框架(10)上的另一些所述引脚，与所述若干载片台分隔且无电性连接；所述芯片设置的若干顶部电极，与该些引脚通过铜线(50)键接形成电性连接，并通过该些引脚与外部元器件连接。
7.一种可铜线键接的封装体结构的制作方法，其特征在于，包含以下步骤 步骤I、形成引线框架(10)上连接相邻载片台的若干加强筋(20);相邻载片台之间形成有至少一个所述加强筋(20)； 步骤2、半导体芯片对应连接在载片台上；芯片之间，或芯片与引脚之间，或芯片与载片台之间通过铜线(50)键接形成电性连接； 步骤3、封装带芯片及键接铜线(50)的引线框架(10)； 塑封封装材料覆盖在芯片、载片台的顶部，以及所述加强筋(20)的顶面上，并固化形成塑封体￠0);使载片台的底面、加强筋(20)底面和若干引脚暴露在所述塑封体￠0)外； 步骤4、从封装体结构的底面，切割去除所述加强筋(20)，在相邻载片台之间形成间隔空隙，实现相邻载片台的电气隔离。
8.如权利要求7所述可铜线键接的封装体结构的制作方法，其特征在于，所述步骤I中所述加强筋(20)，是在相邻载片台之间的对应位置，通过半腐蚀所述引线框架(10)的上半部分形成的。
9.如权利要求7所述可铜线键接的封装体结构的制作方法，其特征在于，所述步骤2中还包含，将所述芯片底面与所述载片台的顶面固定连接，使所述芯片的若干底部电极，与所述载片台电性连接，并通过由所述若干载片台引出的若干引脚与外部元器件连接。
10.如权利要求9所述可铜线键接的封装体结构的制作方法，其特征在于，所述步骤2中还包含，将与所述若干载片台分隔且无电性连接的若干引脚，与所述芯片的若干顶部电极，通过铜线(50)键接形成电性连接。
全文摘要
一种可铜线键接的封装体结构及其制作方法，包含引线框架，其设置有若干载片台，和延伸至所述封装体结构外的若干引脚，以及若干加强筋，其连接相邻的所述载片台；每对相邻载片台之间连接有至少一个所述加强筋；若干半导体芯片，对应设置在所述若干载片台上；在所述芯片之间，或所述芯片与所述引脚之间，或所述芯片与所述载片台之间，通过铜线键接形成电气连接。在优选例中，由于通过半腐蚀引线框架，形成了与第一、第二载片台一体的，用于连接第一、第二载片台的至少一个加强筋；在封装完成前，都能有效增强引线框架的整体强度。因而，该引线框架的强度，足以支持在芯片与载片台之间、芯片与引脚之间使用铜线键接，有效提高产品质量和生产效率。
文档编号H01L21/56GK102651360SQ20111005040
公开日2012年8月29日 申请日期2011年2月24日 优先权日2011年2月24日
发明者安荷·叭剌, 薛彦迅, 鲁军 申请人:万国半导体股份有限公司