半导体装置及制造半导体装置的方法

半导体装置及制造半导体装置的方法
【专利摘要】公开了一种半导体装置及制造该半导体装置的方法。一种发光二极管(LED)包括：导电基底；以及氮化镓(GaN)基半导体堆叠件，位于导电基底上。半导体堆叠件包括作为半极性半导体层的活性层。因此，能够提供具有提高的发光效率的LED。
【专利说明】半导体装置及制造半导体装置的方法
【技术领域】
[0001]本发明涉及一种半导体装置及一种制造半导体装置的方法，更具体地说，涉及一种发光二极管及制造发光二极管的方法。
【背景技术】
[0002]发光二极管(LED)是发光且具有生态友好、电压低、寿命长和成本低的性质的半导体装置。传统上，LED被频繁地应用于用于显示器的灯，或者显示诸如数字的简单信息。然而，随着工业技术尤其是信息显示和半导体技术的发展，LED最近已经被用在诸如显示器、车辆头灯和投影仪领域的各种领域中。
[0003]具体地，氮化镓(GaN)基化合物半导体被用于可见光或紫外光发光装置或者高功率电子装置等。GaN基化合物半导体层通常通过诸如分子束外延(MBE)、金属有机化学气相沉积(MOCVD)或者氢化物气相外延(HVPE)的生长方法而生长在基底上。
[0004]GaN基化合物半导体层通常生长在诸如蓝宝石基底的异质基底上。具体地说，GaN基化合物半导体层生长在具有c面作为生长表面的蓝宝石基底上。氮化物半导体层和异质基底具有不同的晶格常数和不同的热膨胀系数。因此，当氮化物半导体层在异质基底上生长时，在氮化物半导体层中发生许多晶体缺陷。
[0005]这些晶体缺陷引起包括氮化物半导体层的发光装置或电子装置的性质(例如，发光装置的发光效率)劣化。
[0006]另外，沿c轴方向生长的GaN基化合物半导体层具有由于自发极化和压电极化产生的极性。因此，电子和空穴的复合率降低，并且在提高发光效率方面存在限制。
[0007]同时，生长在a面或m面上的另一 GaN基化合物半导体层是非极性的，从而在GaN基化合物半导体层中不发生自发极化或压电极化。然而，GaN基化合物半导体层在a面或m面上的生长具有许多待解决的问题，因此，目前还未被广泛地应用。
[0008]同时，包括LED的半导体装置使用各种半导体装置制造设备(例如，电感耦合等离子体(ICP)设备、等离子体增强化学气相沉积(PECVD)设备、电子束(E束)设备、光刻设备等)来制造。
[0009]当制造半导体装置时，为了方便地转移并保持基底的目的，使用多个基底按层堆叠在其中的盒。
[0010]然而，为了大量生产半导体装置(具体地，LED)，已经存在许多情况，其中，通过将多个基底加载到半导体装置制造设备中来执行处理。在这种情况下，按层堆叠的半导体基底从盒中逐个地取出来，然后加载到半导体装置制造设备中。
[0011]因此，由于相应的基底逐个地被加载到半导体装置制造设备中，所以存在需要较长加载时间的问题。

【发明内容】

[0012]技术问题[0013]本发明的目的在于提供一种能够提高发光效率的发光二极管(LED)和一种制造该发光二极管(LED)的方法。
[0014]本发明的另一目的在于提供一种使用GaN基底制造半极性LED的方法。
[0015]本发明的又一目的在于提供这样一种半导体装置基底以及使用该半导体装置基底制造半导体装置的方法，其中，半导体装置基底具有种子层，种子层的材料、晶格常数或热膨胀系数与将生长在种子层上的半导体层的材料、晶格常数或热膨胀系数相同或相似。
[0016]本发明的另一目的在于提供一种制造半导体装置的方法，该方法能够缩短将多个基底加载到半导体装置制造设备中所需的时间。
[0017]技术方案
[0018]根据本发明的一方面，提供了一种发光二极管(LED)，所述发光二极管(LED)包括导电基底以及位于导电基底上的氮化镓(GaN)基半导体堆叠件。这里，半导体堆叠件包括作为半极性半导体层的活性层。
[0019]GaN基半导体堆叠件可以包括生长在半极性GaN基底上的半导体层。半极性GaN基底可以是具有相对于c面以15度到80度的范围的角度倾斜的主面的错切半极性GaN基
。
[0020]在一些实施例中，导电基底可以是半极性GaN基底，但是不限于此。例如，导电基底可以是附着到半导体堆叠件的金属基底。此外，反射层可以位于导电基底和半导体堆叠件之间
[0021]LED还可以包括位于半导体堆叠件上的透明氧化物层，透明氧化物层可以具有凹凸图案。半导体堆叠件的与透明氧化物层接触的上表面可以具有凹凸图案。
[0022]根据本发明的另一方面，提供了一种制造LED的方法，所述方法包括:制备具有相对于c面以15度到85度范围的角度倾斜的主面的错切半极性GaN基底；以及在半极性GaN基底上生长半极性GaN基半导体层，以形成半导体堆叠件。
[0023]所述方法还可以包括在半导体堆叠件上形成透明氧化物层。透明氧化物层可以具有凹凸图案。
[0024]在一些实施例中，所述方法还可以包括:在半导体堆叠件上形成反射层；将支撑基底附着在反射层上；以及去除半极性GaN基底。
[0025]在半极性GaN基底上形成半导体堆叠件之前，可以使用电化学蚀刻技术在半极性GaN基底上形成具有多孔结构的氮化物层。可以通过使用具有多孔结构的氮化物层将半极性GaN基底与半导体堆叠件分离。
[0026]在去除半极性GaN基底之后，可以在半导体堆叠件的表面上形成凹凸图案。
[0027]虽然上面已经描述了 LED和制造LED的方法，但是它们不仅仅限于LED，而是可以应用于其它氮化物基半导体装置。
[0028]根据本发明的又一方面，提供了一种制造半导体装置的方法，所述方法包括:制备支撑基底；在支撑基底的一个表面上形成纳米棒；以及在纳米棒上形成种子层。
[0029]形成种子层的步骤可以包括使用化学气相沉积(CVD)或氢化物气相外延(HVPE)技术在纳米棒上形成种子层。
[0030]形成种子层的步骤可以包括制备炔基底；将炔基底接合在支撑基底的一个表面上；以及将炔基底切割成距离接合位置(juncture)的预定厚度并且将其分离，从而形成种子层。
[0031]块基底可以使用HVPE、Na融法技术或氨热法技术来制造。
[0032]种子层可以包括GaN。
[0033]纳米棒可以包括AlN或GaN。
[0034]支撑基底可以是Si基底、蓝宝石基底、AlN基底、Ge基底或SiC基底。
[0035]支撑基底可以具有形成在其一个表面上的凹凸图案。
[0036]所述方法还可以包括:在形成种子层之后，在种子层上形成至少包括第一导电半导体层、活性层和第二导电半导体层的多个半导体层；形成半导体堆叠件，在半导体堆叠件中，第一导电半导体的一部分通过图案化半导体层而暴露；在半导体堆叠件的第二导电半导体层上形成透明导电氧化物(TCO)层；以及在暴露的第一导电半导体层和TCO层上分别形成第一电极和第二电极。
[0037]所述方法还可以包括在形成多个半导体层之前对种子层的表面平坦化。
[0038]TCO层可以包括位于其表面上的凹凸图案。
[0039]在第二导电半导体层上形成TCO层的步骤可以包括:在半导体堆叠件上形成第一TCO层；在第一 TCO层上形成光致抗蚀剂图案；在其上形成有光致抗蚀剂图案的第一 TCO层上形成第二 TCO层；以及利用剥离技术去除光致抗蚀剂图案的一部分和形成在光致抗蚀剂图案上的第二 TCO层。
[0040]在第二导电半导体层上形成TCO层的步骤可以包括:在TCO层上形成具有多个开口区域的光致抗蚀剂图案；以及通过利用光致抗蚀剂图案作为掩模将TCO层的表面湿蚀刻至预定深度而在TCO层的表面上形成凹凸图案。
[0041]所述方法还可以包括:在形成种子层之后，在种子层上形成至少包括第一导电半导体层、活性层和第二导电半导体层的多个半导体层；在所述多个半导体层中的第二导电半导体层上形成蚀刻停止图案；在其上形成有蚀刻停止图案的种子层上形成金属结合层；在金属结合层上形成金属基底；分离支撑基底；通过图案化所述多个半导体层形成半导体堆叠件；在通过分离支撑基底所暴露的表面上形成TCO层；以及在TCO层上形成电极焊盘。
[0042]分离支撑基底的步骤可以包括通过将热冲击施加到纳米棒来破坏纳米棒的步骤。
[0043]所述方法还可以包括在分离支撑基底之后且在形成TCO层之前去除种子层。
[0044]所述方法还可以包括在形成多个半导体层之后且在形成金属结合层之前在所述多个半导体层和金属结合层之间形成欧姆反射图案。
[0045]欧姆反射图案可以设置为填充在蚀刻停止图案的开口区域中。
[0046]所述方法还可以包括在形成多个半导体层之前对种子层的表面平坦化。
[0047]TCO层可以包括形成在其表面上的凹凸图案。
[0048]在支撑基底已经分离的表面上形成TCO层的步骤可以包括:在支撑基底已经分离的表面上形成第一 TCO层；在第一 TCO层上形成光致抗蚀剂图案；在其上形成有光致抗蚀剂图案的第一 TCO层上形成第二 TCO层；以及利用剥离技术去除光致抗蚀剂图案的一部分和形成在光致抗蚀剂图案上的第二 TCO层。
[0049]在支撑基底已经分离的表面上形成TCO层的步骤可以包括:在支撑基底已经分离的表面上形成第一 TCO层；以及通过利用光致抗蚀剂图案作为掩模将TCO层的表面湿蚀刻至预定深度而在TCO层的表面上形成凹凸图案。[0050]根据本发明的又一方面，提供了一种制造半导体装置的方法，所述方法包括:沿水平方向将多个基底同时加载到半导体装置制造设备中；处理多个基底；以及将所述多个基底同时从半导体装置制造设备卸载。
[0051]多个基底可以安装在夹具上。因此，多个基底可以通过将夹具加载到半导体装置制造设备中而被加载或者通过将夹具从半导体装置制造设备卸载而被卸载。
[0052]夹具可以具有多个基底安装凹进，多个基底分别安装并固定在多个基底安装凹进中。
[0053]夹具可以具有贯穿夹具的通孔。通孔可以设置在每个基底安装凹进的底部中。
[0054]所述方法还可以包括:在对加载到半导体装置制造设备中的多个基底进行处理之前，将具有用于暴露多个基底的表面的多个开口区域的夹具盖安装在夹具上。
[0055]夹具可以在夹具被加载到半导体装置制造设备中之前或者在夹具从半导体装置制造设备卸载之后被安装在盒中。
[0056]盒可以具有按层安装的多个夹具。
[0057]当盒与半导体装置制造设备分离并被传送时，盒可以在盒被插入到充氮箱中的状态下被传送。
[0058]夹具可以由包括S1、SiC或Al2O3的材料制成。
[0059]本发明的有益效果
[0060]根据本发明的实施例，能够提供一种包括活性层(是非极性层或半极性层)的发光二极管(LED)。因此，可以减弱或消除极化，从而提供发光效率。此外，半导体层可以使用错切GaN基底生长，从而半极性半导体层能够相对容易地生长。另外，GaN基底可以通过电化学蚀刻技术而分离，从而能够重新利用GaN基底，由此节省制造成本。
[0061]此外，能够提供具有种子层的半导体装置基底，其中，种子层的材料、晶格常数或热膨胀系数与将要生长在种子层上的半导体层的材料、晶格常数或热膨胀系数相同或相似，并且能够提供一种利用半导体装置基底来制造半导体装置的方法。
[0062]此外，能够提供一种制造半导体装置的方法，该方法能够缩短将多个基底加载到半导体制造设备中所需的时间。
【专利附图】

【附图说明】
[0063]图1是示出了错切氮化镓(GaN)基底的剖视图。
[0064]图2是示出了根据本发明实施例的发光二极管(LED)的剖视图。
[0065]图3是示出了根据本发明另一实施例的LED的剖视图。
[0066]图4到图6是示出了制造图3中示出的LED的方法的剖视图。
[0067]图7是示出了分离的GaN基底的剖视图。
[0068]图8和图9是示出了根据本发明另一实施例的制造半导体装置的方法的剖视图。
[0069]图10是示出了可以在根据本发明的制造半导体装置的方法中使用的另一类型的支撑基底的剖视图。
[0070]图11到图13是示出了形成在根据本发明的制造半导体装置的方法中使用的种子层的方法的剖视图。
[0071]图14和图15是示出了根据本发明另一实施例的制造半导体装置的方法的剖视图。
[0072]图16和图17是示出了在透明导电氧化物(TCO)层的表面上形成凹凸图案的方法的剖视图。
[0073]图18和图19是示出了根据本发明又一实施例的制造半导体装置的方法的剖视图。
[0074]图20是示出了根据本发明实施例的制造半导体装置的方法的流程图。
[0075]图21是示出了可以在根据本发明实施例的制造半导体装置的方法中使用的半导体装置制造设备的示意图。
[0076]图22是示出了可以在根据本发明的实施例的制造半导体装置的方法中使用的夹具的视图。
[0077]图23是示出了可以在根据本发明实施例的制造半导体装置的方法中使用的夹具盖的视图。
【具体实施方式】
[0078]在下文中，将参照附图详细描述本发明的优选实施例。提供下面的实施例仅出于示例性的目的，使得本领域技术人员能够充分地理解本发明的精神。因此，本发明不限于下述实施例，而是可以以其他形式来实施。在附图中，为了便于示出，夸大了元件的宽度、长度和厚度等。在整个说明书和附图中，相同的标号指示相同的元件。
[0079]图1是示出了可以用作本发明实施例中的生长基底的错切氮化镓(GaN)基底的剖视图。
[0080]参照图1，基底21是具有相对于c轴以15度到85度的范围的角度倾斜的主面的半极性GaN基底。基底21还具有沿相对于主面的一个方向倾斜的错切表面21a。
[0081]通过形成错切表面21a来形成扭结(kink)。扭结在GaN基半导体层的生长中提供了核产生位，使得可以容易地生长半导体层。错切表面21a可以是c面，但是不被具体地限制。
[0082]基底21 的主面可以是诸如(20-21)、(20-2-1)、(10-11)、(10-1-1)、(11-22)、(11-2-2)、(30-31)或(30-3-1)的半极性面，或者它们的晶面族。
[0083]通过在基底21上生长GaN基半导体层，能够生长具有与基底21的半极性面相同的半极性面的半导体层。具体地，由于GaN基半导体层的自发极化和压电极化比极性半导体层的自发极化和压电极化相对弱(小)，因此可以提高发光效率。
[0084]图2是示出了根据本发明实施例的发光二极管(LED)的剖视图。
[0085]参照图2，LED包括基底21、缓冲层23、第一导电半导体层25、超晶格层27、活性层
29、第二导电半导体层31和透明氧化物层33。LED还可以包括位于透明氧化物层33上的电极焊盘(未示出)。
[0086]基底21是参照图1描述的基底，因此，将省略对基底21的详细描述。这里，基底21是导电基底，从而基底21可以用作电极。可选择地，电极可以形成在基底21的下侧上。
[0087]在基底21上生长缓冲层23、第一导电半导体层25、超晶格层27、活性层29和第二导电半导体层31作为外延层。
[0088]这些外延层特别是活性层29可以通过在半极性基底21上生长而生长为半极性半导体层。因此，活性层29的极化比极性半导体层的极化相对弱。
[0089]缓冲层23形成为通过减小生长在基底21上的外延层上的应变而提高结晶度。缓冲层23可以是具有与基底的成分相同的成分的GaN层，但是不必限制于此。缓冲层23可以被省略。
[0090]第一导电半导体层25可以生长为例如掺杂有η型杂质的GaN层。超晶格层27可以通过交替地堆叠具有不同带隙的GaN基层(例如，GaN层和InGAN层)而形成。
[0091]活性层29包括具有相对窄的带隙的阱层，从而电子和空穴可以在其中复合。活性层29可以具有单量子阱结构或多量子阱结构。
[0092]第二导电半导体层31可以生长为例如掺杂有P型杂质的GaN层。此外，第二导电半导体层31可以包括电子阻挡层。
[0093]外延层可以使用分子束外延(MBE)或金属氧化物化学气相沉积(MOCVD)技术生长。
[0094]透明氧化物层33位于包括第一导电半导体层25、活性层29和第二导电半导体层31的半导体堆叠件上。透明氧化物层33形成为用于电流扩展。透明氧化物层33可以具有位于其上表面上的凹凸图案33a。为了实现电流扩展且形成凹凸图案33a，透明氧化物层33的整体厚度可以为大约Iym或更大，并且透明氧化物层33的主要部分的厚度可以为0.5 μ m或更大。
[0095]透明氧化物层33可以由氧化铟锡(ITO)或氧化锌(ZnO)形成。例如，具有凹凸图案的透明氧化物层33可以通过下述步骤形成:首先形成透明氧化物层的一部分，然后通过剥离工艺形成凸起部分。
[0096]具有凹凸图案33a的透明氧化物层33增强了在活性层29中产生的光的光提取效率，从而提高了 LED的发光效率。
[0097]图3是示出了根据本发明另一实施例的LED的剖视图。
[0098]参照图3，根据本实施例的LED包括基底51、结合金属37、反射层35、第一导电半导体层25、超晶格层27、活性层29、第二导电半导体层31和透明氧化物层53。LED还可以包括形成在透明氧化物层53上的电极焊盘55。
[0099]基底51是导电基底，例如金属基底。基底51与生长基底是有区别的，并且是附着在已经生长的半导体堆叠件上的二次基底。
[0100]结合金属37用于将基底51和半导体堆叠件彼此结合，结合金属37可以是例如AuSn。反射层35可以形成为反射从活性层29发出并且朝着基底51行进的光，反射层35可以由Ag形成，并且可以包括用于防止Ag扩散的阻挡金属层。
[0101]同时，第一导电半导体层25、超晶格层27、活性层29和第二导电半导体层31是与参照图22描述的半导体堆叠件的相应层相同的组件，并且通过相同的附图标记来指出。因此，每一层特别是活性层29被形成为半极性半导体层。然而，与图22的实施例相比，在本实施例中，半导体堆叠件具有反转结构。第一导电半导体层25可以具有位于其上表面上的凹凸图案25a。
[0102]透明氧化物层53位于第一导电半导体层25上，并且可以具有凹凸图案53a。透明氧化物层53与上面描述的透明氧化物层33相似，因此，将省略对透明氧化物层53的详细描述。[0103]电极焊盘55位于透明氧化物层53上。电极焊盘55通常设置为将结合线结合到电极焊盘55。
[0104]图4到图6是示出了制造图3中的LED的方法的剖视图。
[0105]参照图4，首先制备具有相对于c面以15度到85度的范围的角度倾斜的主面的错切半极性GaN基底21。基底21与参照图1描述的基底21相同，因此，将省略基底21的详细描述。
[0106]在基底21上生长缓冲层23。缓冲层23可以生长为不掺杂杂质的氮化物层，例如GaN层。这里，缓冲层23用作用于在其上生长外延层的层，并且还需要将基底21与其分离。
[0107]在缓冲层23上形成具有带有孔24a的多孔结构的氮化物层24。例如，具有多孔结构的氮化物层24可以通过下述步骤来形成:通过以I X IO1Vcm3到IOX 1019/cm3的浓度范围生长掺杂有Si的GaN层；然后通过电化学蚀刻来蚀刻GaN层。电化学蚀刻可以通过下述步骤来执行:将具有掺杂有杂质的氮化物层的基底21和Pt电极浸入在大约10°C的草酸溶液(0.3M的草酸)中；以及将正电极和负电极与氮化物层和Pt电极分别连接，以向其施加DC 电压(25V-60V)。
[0108]如图4中所示，多孔结构可以具有从氮化物层24的表面延伸到缓冲层23的纳米级的棒状孔24a。
[0109]参照图5，在具有多孔结构的氮化物层24上通过生长外延层(例如，第一导电半导体层25、超晶格层27、活性层29和第二导电半导体层31)而形成半导体堆叠件。这些外延层与参照图2描述的外延层相同，因此，将省略对它们的详细描述。
[0110]同时，虽然外延层在相对高的温度下生长，但孔24a也生长，从而在氮化物层24内形成空隙24b。另外，可以额外执行在大约1000°C下的热处理，以使氮化物层24内的空隙24b的尺寸进一步增大。
[0111]接下来，在半导体堆叠件上形成反射层35。反射层35可以由诸如Ag的反射金属形成，并且可以包括用于防止Ag扩散的阻挡金属层。然后，利用插入在基底51和反射层35之间的结合金属37使基底51附着在反射层35上。结合金属37可以是例如AuSn，并且金属基底51可以是金属基底。
[0112]参照图6，在附着基底51之后，利用其中形成有空隙24b的氮化物层24去除半极性GaN基底21。例如，半极性GaN基底21可以使用化学蚀刻技术通过蚀刻半导体层24而被分离。可选择地，半极性GaN基底21可以通过将机械力施加到半极性GaN基底21上而被分离。
[0113]然后，可以通过对半导体堆叠件的暴露表面(例如，第一导电半导体层25的表面)进行图案化而形成凹凸图案(图3中的25a)。半导体堆叠件的暴露表面由于空隙24b而具有相对粗糙的表面。凹凸图案25a可以在对具有粗糙表面的上部进行化学蚀刻或机械抛光后使用干蚀刻来形成。可选择地，可以在保留粗糙表面的同时额外地形成凹凸图案25a。
[0114]然后，在第一导电半导体层25上形成透明氧化物层53。透明氧化物层53可以形成为参照图2描述的凹凸图案53a，并且将省略对其的详细描述。
[0115]接下来，在透明氧化物层53上形成电极焊盘55，从而提供具有垂直结构的LED。
[0116]图7是示出了从图6分离的半极性GaN基底的剖视图。
[0117]参照图7，半极性GaN基底与缓冲层23 —起与半导体堆叠件分离。半极性GaN基底21维持其原有的构造，因此，半极性GaN基底21能够通过再次错切而作为生长基底被重新使用。
[0118]因为半极性GaN基底21被重新使用，所以可以降低半极性GaN基底21的制造成本，因而可以降低LED的制造成本。
[0119]图8和图9是示出了根据本发明另一实施例的制造半导体装置的方法的剖视图。图10是示出了可以在根据本发明的制造半导体装置的方法中使用的另一类型的支撑基底的剖视图。图11到图13是示出了形成在根据本发明的制造半导体装置的方法中使用的种子层的方法的剖视图。
[0120]参照图8，根据本实施例的方法包括首先准备支撑基底100。支撑基底100可以是如稍后将描述的纳米棒110可以在其上生长的任何基底。然而，支撑基底100可以优选地是Si基底、蓝宝石基底、AlN基底、Ge基底或SiC基底。
[0121]在支撑基底100的一个表面上形成纳米棒110。纳米棒110可以包括AlN或GaN。纳米棒110可以利用外延生长技术而在支撑基底100上生长。可选择地，纳米棒110可以通过形成AlN或GaN的氮化物层然后图案化氮化物层而形成。
[0122]此时，支撑基底100可以具有位于其一个表面上的凹凸图案120，如图10中所示。凹凸图案120可以形成为条状形状。
[0123]凹凸图案120可以用于在支撑基底100上生长种子层210 (稍后将进行描述)或者用于减轻在将块基底200结合到凹凸图案120之后(稍后将进行描述)可能产生的应力。
[0124]参照图9，在纳米棒110上形成种子层210。种子层210可以包括GaN，并且可以是掺杂有杂质的P型或η型单晶层。
[0125]种子层210可以使用电化学沉积(CVD)或氢化物气相外延(HVPE)技术直接形成在纳米棒110上。
[0126]可选择地，如图11到图13所示，种子层210可以通过下述步骤形成:制备块基底200 (见图11)、将块基底200接合在纳米棒110上(见图12)、且然后将块基底200切割成预定厚度并且将其分离(见图13)。
[0127]此时，块基底200可以是由(Al，Ga，In) N基第III族氮化物半导体(B卩，氮化物半导体)制成的单晶基底。块基底200可以包括GaN,优选地,可以是GaN单晶基底。可选择地，块基底200可以是掺杂有杂质的P型或η型GaN单晶基底。
[0128]块基底200可以是使用HVPE技术、Na融法技术或氨热法技术制造的GaN单晶基底。块基底200的厚度为至少IOOym或更大。
[0129]此时，支撑基底100和块基底200可以在高温和高压下彼此接合。虽然在该图中未示出，但是接合层(未示出)或金属中间层(未示出)可以位于纳米棒Iio和块基底200之间，以便于支撑基底100和块基底200之间的接合。接合层(未示出)或者金属中间层(未示出)可以形成在纳米棒110上或者可以形成在块基底200的表面上。
[0130]接合层(未示出)可以由包括Zn、S1、Ga和Al中的至少一者的氧化物制成，或者由包括S1、Ga和Al中的至少一者的氮化物制成。接合层(未示出)可以利用CVD技术、电子束(E-束)技术或化学溶液技术等形成为单层或多层。在接合层形成为多层的情况下，多层的各个子层可以由相同种类但具有不同成分的材料制成。可选择地，子层可以由不同种类的材料制成。金属中间层(未示出)可以包括熔点为1000°C或更高的材料。[0131]可以切割块基底200并使块基底200在与距离纳米棒110预定的厚度相对应的区域处分离。通过将块基底200切割成预定的厚度并且使它分离来形成种子层210。如果利用分离的块基底220来重复上述工艺，则可以形成多个支撑基底100，其中，每个支撑基底100具有附着到支撑基底100的种子层210。
[0132]通过上面描述的工艺，可以形成能够允许半导体装置的形成的半导体装置基底。在这种情况下，种子层210可以是非极性的或半极性的。具体地，无论支撑基底100如何，都可以将种子层210设置为昂贵的非极性层或半极性层。也就是说，由于通过切割块基底200并与块基底200分离来形成种子层210，因此可以通过控制块基底200生长的方向或切割块基底200的方向来得到具有期望的构造的种子层210。
[0133]图14和图15是示出了根据本发明另一实施例的制造半导体装置的方法的剖视图。
[0134]参照图14，根据这个实施例的方法(例如，制造LED装置的方法)包括首先形成具有形成在支撑基底100上的种子层210的半导体装置基底，如参照图8和图9所述。
[0135]接下来，可以执行使分离的种子层210的一个表面平坦化的工艺。这是由于如果切割种子层210并使种子层210与块基底200分离，则种子层210的一个表面会是非常粗糙的分离表面。将明显的是，如果通过生长技术来形成种子层210或者如果种子层210的一个表面不是粗糙的，则可以省略平坦化工艺。可选择地，可以按照要求省略平坦化工艺。
[0136]然后，在半导体装置基底的种子层210上形成至少包括第一导电半导体层310、活性层320和第二导电半导体层330的多个半导体层。
[0137]多个半导体层还可以包括超晶格层(未示出)或电子阻挡层(未示出)。在这种情况下，在所述多个半导体层中可以省略除了活性层320之外的其他层。
[0138]第一导电半导体层310可以是掺杂有第一导电杂质(例如，η型杂质)的第III族-N基化合物半导体层。例如，第一导电半导体层310可以是(Al，Ga，In)N基第III族氮化物半导体层。第一导电半导体层310可以是掺杂有η型杂质的GaN层(S卩，η-GaN层)。第一导电半导体层310可以形成为单层或多层。例如，当第一导电半导体层310形成为多层时，可以使第一导电半导体层310具有超晶格结构。
[0139]活性层320可以是第III族N基化合物半导体层，例如，(Al，Ga，In)N半导体层。活性层320可以形成为单层或多层，并且发射至少预定波长的光。活性层320可以具有包括一个阱层(未示出)的单量子阱结构，或者可以具有阱层(未示出)和阻挡层(未示出)交替并重复地堆叠的多量子阱结构。此时，可以使阱层(未示出)和阻挡层(未示出)中的一者或两者具有超晶格结构。
[0140]第二导电半导体层330可以是掺杂有第二导电杂质(例如，P型杂质)的第III族N基化合物半导体层。例如，第二导电半导体层330可以是(Al，Ga，In)N基第III族氮化物半导体层。第二导电半导体层330可以是掺杂有P型杂质的GaN层(S卩，ρ-GaN层)。第二导电半导体层330可以形成为单层或多层。例如，第二导电半导体层330可以包括超晶格结构。
[0141]可以在第一导电半导体层310和活性层320之间设置超晶格层(未示出)。超晶格层(未示出)可以具有多个第III族N基化合物半导体层(例如，(Al，Ga，In)N半导体层)堆叠的结构。例如，超晶格层(未示出)可以具有InN层和InGaN层重复地堆叠的结构。在形成活性层320之前形成超晶格层(未示出)，从而防止位错或缺陷传递至活性层320。因此，超晶格层(未示出)可以用于减少活性层320中的位错或缺陷的形成，并且用于使活性层320具有优异的结晶度。
[0142]可以在活性层320和第二导电半导体层330之间设置电子阻挡层(未示出)。可以设置电子阻挡层(未示出)来改善电子和空穴的复合效率。电子阻挡层(未示出)可以由具有相对宽的带隙的材料制成。电子阻挡层(未示出)可以由(Al，Ga，In)N基第III族氮化物半导体制成，并且可以是掺杂有Mg的p-AlGaN层。
[0143]在这种情况下，从种子层210生长多个半导体层，使得半导体层可以在生长的同时继延种子层210的完整特性。
[0144]也就是说，如果种子层210是非极性的，则多个半导体层也生长为非极性的。可选择地，如果种子层210是半极性的，则多个半导体层也生长为半极性的。如果种子层210是c面半导体层、a面半导体层或m面半导体层，则多个半导体层也生长为c面半导体层、a面半导体层或m面半导体层。
[0145]参照图15，将多个半导体层图案化以形成第一导电半导体层310的一部分被暴露的半导体堆叠件300。
[0146]随后，在半导体堆叠件300的第二导电半导体层330上形成透明导电氧化物(TCO)层 400。
[0147]然后，在被暴露的第一导电半导体层310上形成第一电极510,在TCO层400上形成第二电极520，从而制造出LED装置。
[0148]在这种情况下，尽管已经描述了在形成半导体堆叠件300之后形成TCO层400，但是能够通过首先形成TCO层400然后通过蚀刻TCO层400的一部分和多个半导体层的一部分来使第一导电半导体层310的一部分暴露来执行形成半导体堆叠件300的工艺。
[0149]TCO层400可以包括诸如ITO或ZnO的透明金属氧化物，TCO层400的厚度可以为几微米或几十微米(μπι)。在这种情况下，TCO层400可以具有形成在其表面上的凹凸部分410。可以利用图16和图17中示出的方法来形成具有形成在其表面上的凹凸部分410的TCO 层 400。
[0150]S卩，如图16中所示，在半导体堆叠件300上形成具有预定厚度的第一 TCO层420，在第一 TCO层420上形成光致抗蚀剂图案430。接下来，在其上形成有光致抗蚀剂图案430的第一 TCO层420上形成具有预定厚度的第二 TCO层440，利用剥离技术去除光致抗蚀剂图案430的一部分和形成在光致抗蚀剂图案430上的第二 TCO层440，从而形成具有形成在其表面上的凹凸部分410的TCO层400。
[0151]如图17中所示，在半导体堆叠件300上形成具有预定厚度的第三TCO层450，在第三TCO层450上形成光致抗蚀剂图案460。随后，利用光致抗蚀剂图案460作为掩模将第三TCO层450的表面湿蚀刻到预定厚度，从而形成具有形成在其表面上的凹凸部分410的TCO层400。在这种情况下，湿蚀刻使凹凸图案410被蚀刻出，使得通过沿着晶面选择性地蚀刻TCO层400的表面来暴露晶面。因此，凹凸部分410可以被形成为具有多棱锥的形状。
[0152]图18和图19是示出了根据本发明又一实施例的制造半导体装置的方法的剖视图。
[0153]参照图18，根据该实施例的方法(例如，制造LED装置的方法)包括首先形成具有形成在支撑基底100上的种子层210的半导体装置基底，如参照图8和图9所述。
[0154]接下来，与参照图14描述的方法相似，执行使分离的种子层210的一个表面平坦化的工艺，在半导体装置基底的种子层210上形成至少包括第一导电半导体层310、活性层320和第二导电半导体层330的多个半导体层。在这种情况下，多个半导体层还可以包括超晶格层(未示出)或电子阻挡层(未示出)。在多个半导体层中可以省略除了活性层320之外的其他层。
[0155]接下来，在第二导电半导体层330上形成蚀刻停止图案610。蚀刻停止图案610可以形成为诸如氧化硅或氮化硅的绝缘层。蚀刻停止图案610可以用于通知在使多个半导体层图案化时何时完成蚀刻。此外，蚀刻停止图案610直接布置在如将在后面描述的电极焊盘720下方，从而蚀刻停止图案610可以用于使从电极焊盘720注入的电流均等地扩展，从而使电流大体均匀地供应至半导体堆叠件300 (具体地说，整个活性层320)。
[0156]同时，可以在第二导电半导体层330上形成欧姆反射图案620。欧姆反射图案620可以是与第二导电半导体层330欧姆接触并且也用作用于反射从活性层320发射的光的反射层的图案。
[0157]在这种情况下，蚀刻停止图案610具有开口区域，欧姆反射图案620可以填充在蚀刻停止图案610的开口区域中。即，蚀刻停止图案610和欧姆反射图案620可以限定一个层。
[0158]接下来，可以在蚀刻停止图案610或欧姆反射图案620上形成金属结合层630。金属结合层630用于将蚀刻停止图案610或欧姆反射图案620结合到稍后形成的金属基底640。金属结合层630可以由导电材料制成。
[0159]随后，在金属结合层630上形成金属基底640。可以通过制备导电金属基底然后通过利用金属结合层630对导电金属基底进行结合来形成金属基底640。
[0160]同时，可以在第二导电半导体层330上直接形成金属基底640。S卩，省略可能形成在第二导电半导体层330上的蚀刻停止图案610、欧姆反射图案620和金属结合层630中的任意一个，并且可以形成金属基底640。在这种情况下，可以利用镀覆法、气相沉积法或化学溶液法等来形成金属基底640。
[0161]在这种情况下，金属基底640可以由导电材料制成，并且优选地可以包括Cu/W或Cu/Mo。
[0162]参照图19，在形成金属基底640之后，去除支撑基底100。
[0163]可以通过破坏纳米棒110而去除支撑基底100。即，可以通过将热冲击施加到纳米棒110来破坏纳米棒110而使支撑基底100与多个半导体层分离。
[0164]将热冲击施加到纳米棒110的方法可以通过快速热处理的方式执行，例如，通过将激光照射到纳米棒110上。纳米棒110因热冲击快速膨胀因此可以通过快速膨胀而被破坏。
[0165]然后，可以执行去除种子层210的工艺。然而，可以在没有去除种子层210的情况下执行下一工艺。如果没有去除种子层210，则可以在执行使种子层210的表面平坦化的工艺之后执行下一工艺。
[0166]可以利用湿蚀刻工艺或干蚀刻工艺来去除种子层210的一部分，使得种子层210的其他部分可以仍然保留。[0167]接下来，可以通过使多个半导体层图案化来形成半导体堆叠件300。在这种情况下，可以在当蚀刻停止图案610暴露时蚀刻停止的条件下蚀刻多个半导体层。
[0168]同时，尽管已经在该实施例中描述了在去除种子层210的工艺和形成如将在下面描述的TCO层700的工艺之间执行使多个半导体层图案化的工艺，但是可以在形成电极焊盘720 (稍后将进行描述，电极焊盘720在去除支撑基底100之后被形成)之前的任意时间来执行使多个半导体层图案化的工艺。
[0169]接下来，可以在通过分离支撑基底100而暴露的表面(例如，种子层210的表面或第一导电半导体层310的表面)上形成TCO层700。
[0170]在这种情况下，TCO层700可以具有形成在其表面上的凹凸部分710。这里，可以利用与如参照图16和图17所描述的具有形成在其表面上的凹凸部分410的TCO层400的方法相同的方法来形成TCO层700的凹凸部分710，因此，将省略对其的详细描述。
[0171]接下来，在TCO层700上形成电极焊盘720以形成LED装置。
[0172]所述方法还可以包括在形成电极焊盘720之前形成用于保护包括TCO层700的半导体堆叠件300的钝化层(未示出)的工艺。
[0173]在这种情况下，可以不在TCO层700的形成有电极焊盘720的预定区域中形成凹凸部分710。蚀刻停止图案610可以直接形成在电极焊盘720下方。
[0174]电极焊盘720的尺寸可以比直接布置在电极焊盘720下方的蚀刻停止图案610的尺寸小。即，直接布置在电极焊盘720下方的蚀刻停止图案610的尺寸可以比电极焊盘720的尺寸大。这可以使供应到电极焊盘720的电流穿过布置在电极焊盘720和蚀刻停止图案610之间的半导体堆叠件300 (尤其是穿过活性层320)均匀地流动。
[0175]图20是示出了根据本发明实施例的制造半导体装置的方法的流程图。图21是示出了可以在根据本发明实施例的制造半导体装置的方法中使用的半导体装置制造设备的示意图。图22是示出了可以在根据本发明的实施例的制造半导体装置的方法中使用的夹具的视图。图23是示出了可以在根据本发明实施例的制造半导体装置的方法中使用的夹具盖的视图。
[0176]参照图20到图23，根据本实施例的制造半导体装置的方法包括将其上安装有多个基底1230的夹具1210水平地加载到半导体装置制造设备中的步骤(S100)。
[0177]接下来，执行利用夹具盖1120覆盖将加载到半导体装置制造设备中的具有多个基底1230的夹具1210的步骤(S200)。
[0178]然后，执行对多个基底1230进行处理的步骤(S300)。
[0179]接下来，在对多个基底1230进行处理的步骤完成之后，执行将夹具1210从半导体装置制造设备卸载的步骤(S400)。
[0180]使用半导体装置制造设备1000来执行制造半导体装置的方法。
[0181]在这种情况下，半导体装置制造设备1000可以是执行如稍后将进行描述的对基底1230进行处理的步骤(包括在基底1230上形成薄膜的步骤、对基底1230进行蚀刻的步骤等)的设备，诸如电感耦合等离子体(ICP)设备、PECVD设备、E束设备或光刻设备的设备。
[0182]半导体装置制造设备1000可以包括用于处理基底1230的室1100和用于将夹具1210运载到处理室1100中同时防止处理室1100的内部直接与外部环境连通的加载互锁室(或传送室)1300。
[0183]处理室1100可以包括夹具1210定位于其中的夹具加载卡盘1110以及夹具盖1120。在这种情况下，处理室1100还可以包括其他组件，例如，等离子体产生设备等，但是将省略对其的详细描述。
[0184]在这种情况下，夹具1210可以具有如图22中所示的多个基底安装凹进1220。
[0185]基底安装凹进1220可以是安装基底1230的凹进。即，基底安装凹进1220的直径可以至少与基底1230的直径相同。基底安装凹进1220的深度优选地与基底1230的厚度相同。然而，基底安装凹进1220的深度可以比基底1230的厚度大或者小。
[0186]基底安装凹进1220可以规则地布置在夹具1210的表面上。
[0187]夹具1210可以具有贯穿夹具1210( S卩，从夹具1210的一个表面贯穿到夹具1210的另一表面)的多个通孔1222和1224。
[0188]在这种情况下，通孔1222和1224中的通孔1222可以设置在基底安装凹进1220的底表面中，以使得基底1230被安装到基底安装凹进1220中或者与基底安装凹进1220分离。其它通孔1224可以设置在未设置基底安装凹进1220的区域中，从而它们可以用于传送夹具1210，以将夹具1210加载到夹具加载卡盘1110上或从夹具加载卡盘1110卸载夹具1210，或者减轻夹具1210的重量。
[0189]通孔1222和1224可以在通过将其上安装着基底1230的夹具1210浸入在蚀刻溶液中而利用蚀刻溶液处理多个基底1230时或者在使用蚀刻气体处理多个基底1230时用作允许蚀刻溶液或蚀刻气体平稳地流动的通道。
[0190]虽然图22中未示出，但是夹具1210可以具有未贯穿夹具1210的另一表面的多个凹进，从而多个凹进可以用于固定夹具1210或传送夹具1210。
[0191]夹具1210可以由包括S1、SiC或Al2O3的材料制成。
[0192]同时，基底1230可以是蓝宝石基底。基底1230可以设置为使得LED制造在其一个表面上。
[0193]夹具盖1120可以包括盖主体1122和用于支撑盖主体1122的盖柱1124。
[0194]盖主体1122可以以由图21中的虚线所示的方式覆盖夹具1210。盖主体1122可以具有多个用于暴露安装在夹具1210上的基底1230的表面的开口区域1126。
[0195]开口区域1126仅暴露基底1230的表面，同时它们不暴露夹具1210的表面。SP，每个开口区域1126的直径可以等于或小于基底1230的直径。
[0196]夹具盖1120的盖柱1124可以连接到移动设备(未示出)，用于使夹具盖1120沿竖直方向移动。
[0197]在这种情况下，盒1200可以安装到半导体装置制造设备1000。
[0198]盒1200可以具有安装在其中的可以按层加载的多个夹具1210。
[0199]盒1200安装到半导体装置制造设备1000的加载互锁室1300，从而盒能够用于将夹具1210供应到半导体装置制造设备1000中。
[0200]在下文中，将参照图20到图23详细描述根据本发明实施例的制造半导体装置的方法。
[0201]首先，准备具有按层加载的多个夹具1210的盒1200。
[0202]此时，夹具1210可以处于它们在其它半导体制造设备(未示出)中已经经过其它处理工艺的状态。
[0203]接下来，将其中安装有多个夹具1210的盒1200进行传送，然后安装到半导体装置制造设备1000的加载互锁室1300。
[0204]在这种情况下，虽然在图21中未示出，但是盒1200在盒1200被加载到充有氮气的充氮箱中的状态下被传送。
[0205]即使在盒1200已经在半导体装置制造设备1000中完全经过处理工艺之后盒1200与半导体装置制造设备1000分离并传送时，盒1200仍可以在盒1200被加载到充氮箱中的状态下被传送。这用于防止盒1200中的基底1230暴露到外部环境。
[0206]然后，半导体装置制造设备1000中的机器臂(未示出)将盒1200中的任意夹具1210水平地传送并且将其加载到处理室1100的夹具加载卡盘1110上(S100)。
[0207]此时，由于夹具1210具有安装在其上的多个基底1230，因此多个基底1230可以沿水平方向同时被加载到夹具加载卡盘1110上。
[0208]传统上，为了加载多个基底，根据基底的数量频繁重复加载步骤。然而，在本发明中，由于其上安装有多个基底1230的夹具1210如上所述地被加载，因此多个基底1230能够通过仅仅一次加载步骤而加载。因此，能够缩短基底加载时间，即整个工艺时间，从而缩短批量生产中的工艺时间。
[0209]接下来，通过将夹具盖1120移动到夹具1210上而利用夹具盖1120覆盖夹具1210的表面(S200)。由于夹具盖1120具有用于暴露多个基底1230的多个开口区域，因此基底1230的表面被暴露。
[0210]然后，半导体装置制造设备1000对基底1230进行处理(S300)。即，半导体装置制造设备1000执行基底处理步骤，诸如在基底1230的表面上生长外延层的步骤或对基底1230的表面进行蚀刻的步骤。
[0211]接下来，在完成基底处理步骤之后，移动夹具盖1120，以打开夹具1210。然后，将夹具1210从半导体装置制造设备1000的处理室1100卸载并传送到盒1200中，从而完成对一个夹具1210的基底处理步骤。
[0212]然后，将安装在盒1200中的夹具1210中的还没有进行处理的其它夹具1210加载到半导体装置制造设备1000中，重复地执行上述基底处理步骤。
[0213]在安装在盒1200中的夹具1210已经在半导体装置制造设备1000中经过基底处理设备之后，可以将盒1200与半导体装置制造设备1000分离然后传送到另一半导体装置制造设备。在这种情况下，盒1200可以在盒1200被加载到充氮箱中的状态下被传送。
[0214]尽管已经在上面描述了本发明的各种实施例，但是这些实施例仅用于更好地理解本发明并且不意在限制本发明。本领域技术人员将理解的是，在不脱离本发明的精神和范围的情况下，可以基于这里的公开对本发明进行修改和变化，并且这些修改和变化的等同物也落在在本发明的范围内。
【权利要求】
1.一种发光二极管(LED),包括: 导电基底；以及 氮化镓(GaN)基半导体堆叠件，位于导电基底上， 其中，半导体堆叠件包括作为半极性半导体层的活性层。
2.如权利要求1所述的LED，其中，GaN基半导体堆叠件包括生长在半极性GaN基底上的半导体层。
3.如权利要求2所述的LED，其中，半极性GaN基底是具有相对于c面以15度到85度的范围的角度倾斜的主面的错切半极性GaN基底。
4.如权利要求3所述的LED，其中，导电基底是半极性GaN基底。
5.如权利要求1所述的LED，其中，导电基底是金属基底。
6.如权利要求5所述的LED，所述发光二级管还包括位于导电基底和半导体堆叠件之间的反射层。
7.如权利要求1所述的LED，所述发光二级管还包括位于半导体堆叠件上的透明氧化物层。
8.如权利要求7所述的LED，其中，透明氧化物层具有凹凸图案。
9.如权利要求8所述的LED，其中，透明氧化物层包括氧化铟锡(ITO)或氧化锌(ZnO)。
10.如权利要求8所述的LED，其中，半导体堆叠件与透明氧化物层接触的上表面具有凹凸图案。
11.一种制造LED的方法，所述方法包括: 制备具有相对于c面以15度到85度范围的角度倾斜的主面的错切半极性GaN基底；以及 在半极性GaN基底上生长半极性GaN基半导体层，以形成半导体堆叠件。
12.如权利要求11所述的方法，所述方法还包括在半导体堆叠件上形成透明氧化物层。
13.如权利要求12所述的方法，其中，透明氧化物层具有凹凸图案。
14.如权利要求11所述的方法，所述方法还包括: 在半导体堆叠件上形成反射层； 将支撑基底附着在反射层上；以及 去除半极性GaN基底。
15.如权利要求14所述的方法，所述方法还包括: 在基底上形成半导体堆叠件之前，使用电化学蚀刻技术在半极性GaN基底上形成具有多孔结构的氮化物层。
16.如权利要求15所述的方法，其中，通过使用具有多孔结构的氮化物层将半极性GaN基底与半导体堆叠件分离。
17.如权利要求14所述的方法，所述方法还包括: 在去除半极性GaN基底之后，在半导体堆叠件的表面上形成凹凸图案。
18.如权利要求17所述的方法，所述方法还包括: 在半导体堆叠件上形成透明氧化物层。
19.如权利要求18所述的方法，其中，透明氧化物层具有凹凸图案。
20.如权利要求18所述的方法，其中，透明氧化物层包括ITO或ZnO。
21.一种制造半导体装置的方法，所述方法包括:制备支撑基底；在支撑基底的一个表面上形成纳米棒；以及在纳米棒上形成种子层。
22.一种制造半导体装置的方法，所述方法包括:沿水平方向将多个基底同时加载到半导体装置制造设备中；对所述多个基底进行处理；以及将所述多个基底同时从半导体装置制造设备卸载。
【文档编号】H01L21/20GK103999245SQ201280062105
【公开日】2014年8月20日 申请日期:2012年12月12日 优先权日:2011年12月14日
【发明者】徐源哲, 赵大成, 李贞勋, 南基范 申请人:首尔伟傲世有限公司