专利名称：一种通过gpib接口实时生成多维变量密码方法
技术领域：
本发明涉及一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法，该方法密码生成实时高效，密码写入准确安全，并且保证写入每一个被测芯片的密码数据是唯一的和可追溯的，属于集成电路测试技术领域。
背景技术：
随着计算机和通讯网络的普及延伸，确保信息安全的需求越来越重要！利用集成电路芯片(IC Chip)保证信息安全已经从概念趋于成熟，这样的芯片我们称为信息安全芯片。为了实现信息安全芯片的安全应用和可追溯性，芯片供应商需要在自己提供的每一颗芯片内写入唯一的识别码，也可以称为密码。对于不同的芯片供应商或者芯片在不同的应用领域中所使用的加密算法和密码数据格式都不相同，造成密码数据的生成和写入方法非常复杂，传统的生成和写入密码的方法可靠性差，效率极低，完全不能满足信息安全芯片大量应用的需求。在申请号/专利号:200710175583的中国专利申请中，公开了一种自动下载集成电路序列号码的方法，包括了如下步骤:(1)在集成电路芯片的测试过程中采集每个芯片与集成电路序列号码有关的信息；(2)按照预定的编码方式，将与集成电路序列号码有关的信息转换成预定格式的集成电路序列号码；(3)将集成电路序列号码下载到集成电路芯片内部存储器中的指定区域；(4)检查下载的集成电路序列号码的准确性和唯一性。利用这一方法，可以在同一个操作流程中完成芯片测试和序列号码下载，减少了操作环节，节省了芯片的测试时间。本发明相比申请号/专利号:200710175583的中国专利申请中公开的一种自动下载集成电路序列号码的方法不同之处:1.本发明实现了在集成电路晶圆测试过程中同时对多个被测芯片密码数据的实时生成和并行写入，大大提高了密码数据实时生成和写入的效率。2.本发明人通过分析信息安全芯片晶圆级量产测试的特点，在密码生成方法中引入与芯片测试相关的多维变量，保证了安全密码的唯一性和可追溯性。3.本发明提出的基于位置信息的多维变量采集，不受探针卡排列方式和测试顺序的影响，更加灵活可靠。4.本发明可以在集成电路自动测试设备(ATE, Auto Test Equipment)和全自动探针台上组合使用，从而提高了安全密码实时生成和写入的自动化程度，与单芯片操作相比，效率成倍提升。
发明内容
本发明的目的在于提供一种在集成电路晶圆测试过程中实现多维变量密码并行写入方法。该方法指出:在晶圆并行测试的同时采集一组被测管芯的多维变量信息，将该组中每一个合格管芯的多维变量带入规定的加密算法，生成该组管芯的多维变量密码数据序列，然后将该密码数据序列转换成测试机规定格式的测试图形(Test Pattern)，在测试机上运行该测试图形，将生成的密码并行地写入该组中每一个合格管芯内部存储器的指定区域。业内人士都知道，自动测试设备是用于检测集成电路芯片产品质量、评定产品性能和验证产品功能的。集成电路测试设备运行被测芯片(DUT,Device Under Test)的专用测试程序，依据集成电路的测试方法和测试条件，对每一管芯的输入引脚施加规定的电压或时序波形，测试输出引脚的功能、电压、电流，记录测试结果，并根据测试规范设定的合格范围判定该芯片的性能是否符合要求。全自动探针台是集成电路在晶圆(Wafer)形态时进行测试的核心设备，其主要作用是完成集成电路晶圆的自动拾取、定位和测试连接，保证晶圆上的每一颗管芯都能被测试，记录每个被测管芯的合格/失效信息，同时记录晶圆的制造批号、晶圆编号、每一管芯在晶圆上的坐标值和测试时间等参数，在本发明中称之为多维变量。本发明人注意到高端ATE和全自动探针台都具有并行测试能力，可以实现多个管芯的并行测试和数据采集；据此发明了在晶圆测试过程中实现多维变量密码并行写入的方法。应用本方法可以在信息安全芯片的晶圆级测试时，实时生成管芯的安全密码，然后通过全自动测试系统和全自动探针台并行地写入每一个测试合格的信息安全芯片管芯中。传统的测试方法是单管芯顺序测试，一次仅测试一个DUT。ATE和探针台大量的资源处于空闲状态，整个系统的测试效率很低。由于ATE系统复杂，价格昂贵，且依然存在应用范围有限，开发和维护成本高，系统间缺乏互操作性，测试诊断新技术难以融入已有系统等诸多不足。从上世纪九十年代中后期开始在美国国防部自动测试机执行局(DoD ATSEA0)的统一协调下，与工业界联合开展命名为“NxTest”的自动测试机的研究，将并行测试技术列为关键技术之一来研究。近几年出现了具有并发测试技术的测试机。多管芯并行测试技术是指在一台测试机上可同时对多个集成电路管芯进行全自动检测，通过专门设计制作的探针卡可以同时连接到多个DUT的引脚上，使得测试机可以同时进行多个管芯的测试，并记录多个管芯的测试结果，通过单位时间内增加被测管芯的数量来提高测试机的吞吐率，通过减少测试机闲置资源达到提高测试设备的利用率，实现一台测试机变成多台甚至十几台测试机，大大降低能耗，减少测试厂房的占地面积，成倍的降低测试成本。本发明的工作步骤是:(I)在开始测试之前，首先使用专门的设计-测试自动链接工具软件将用户提供的密码写入流程转换成目标测试机规定格式的测试图形模版文件，该模版定义了密码写入的地址、数据格式、控制信号和图形长度等内容；(2)在目标测试机上编译该测试图形模版文件，生成可执行的密码写入测试图形模版；(3)按照测试规范要求，将密码写入测试图形模版放置在测试程序设定的区域和路径；(4)开始测试，在集成电路晶圆测试过程中利用目标测试机和自动探针台同时采集多个被测管芯的多维变量信息；
(5)将多维变量带入指定的加密算法计算，生成本次要写入的密码数据；(6)将密码数据加入到密码写入测试图形模版文件中的相应位置；(7)在目标测试机上运行刚刚生成的密码写入测试图形，将密码数据并行写入被测管芯。
利用本发明，可以在信息安全芯片的晶圆测试过程中完成芯片测试和密码写入，减少了操作环节，安全性大大提升；实时采集的芯片多维变量信息保证了密码生成的唯一性和可追溯性；利用ATE和全自动探针台的并行测试能力实现多维密码的并行写入加快了信息安全芯片的密码写入时间，提高了密码写入效率，降低了密码写入成本。名词解释:(I)目标测试机是指被选定用于测试的ATE。(2)设计-测试自动链接工具软件是集成电路测试行业所使用的软件(在本发明中被称为Change_Vxx软件)，该软件可以完成从设计到测试(design-to-test)的自动链接。通过该软件设计工程师将功能验证时产生的格式为.V⑶(EV⑶、WGLD、STIL等)的仿真码转换成目标测试机的测试图形。该软件可以是外购的第三方软件(如:TD、TDS,Waveffizard等公司的产品)，也可以是测试工程师自主编写的软件。
下面结合附图和具体实施方案做进一步说明:图1是测试硬件示意2是探针卡的排列3软件流程图
具体实施方案:本发明的测试硬件如图1所示，集成电路晶圆测试需要的设备是集成电路自动测试设备和全自动探针台，加上本发明人自主设计的专用测试适配器、专用探针卡、专用测试软件和专用测试程序共同完成。本发明最关键的是在并行写入过程中保证写入每一个合格管芯的密码必须是唯一的！这种唯一性范围甚至是全球范围的唯一。为实现上述的目的，本发明采用下述的技术方案:集成电路晶圆测试有个特点，一般情况下晶圆出厂时每25片晶圆为一个lot，装在一个片盒中，并附有一串序列号作为批号；而一个lot中的每片晶圆还有一个序列号作为片号；在每片晶圆上又有成千上万个管芯，这些管芯在晶圆上以坐标值来进行定位的。所以每一个管芯都有自己确定的批号、晶圆片号和它的坐标位置。在本发明中，发明人把晶圆测试的时间定义为变量Tj，而把管芯的批号定义为变量Lj，晶圆片号定义为变量Wi，坐标位置定义为变量Xm和Yn，共同作为每一个管芯的多维变量信息，以保证密码生成的唯一性和可追溯性。该多维变量的组合排列形式可以是LjWiXmYnTj，也可以是 TjLjWiXmYn,或 TjXmYnLjWi，等等。本发明提出的基于位置信息的多维变量采集，不受探针卡排列方式和测试顺序的影响，更加灵活可靠。下面以16管芯并行测试为例进行多维变量信息采集的描述，如图2所示；若探针卡采用直线1X16的排列方式，按照垂直顺序测试时，探针每扎一次，则被测管芯I 16的坐标为X= {1，2，3，。。。16},Y= {1};而按照水平顺序测试时，则探针每扎一次，被测管芯I 16的坐标就变成X = {I}, Y = {1，2，3，。。。16}。若探针卡采用直线2X8的排列方式，按照垂直顺序测试时，探针每扎一次，被测管芯I 16的坐标是X = {I,2，3，4，5，6，7，8}，Y= {1，2}，而按照水平顺序测试时，探针每扎一次，则被测管芯I 16的坐标就是X= {1,2}, Y = {1，2，3，4，5，6，7，8}。若探针卡采用直线4*4的排列方式，则无论垂直顺序还是水平顺序测试，探针每扎一次，被测管芯I 16的坐标为X = {1,2,3,4}，Y= {1,2,3,4} 0若探针卡采用斜线I X 16的排列方式，探针每扎一次，被测管芯I 16的坐标为X = {1,2,。。。。。16}, Y= {1,2,。。。。。16}。显然，并行测试的探针卡排列方式影响了测试顺序，但是因为管芯在晶圆上的位置不会变化，因此不会影响多维变量信息的采集。位置数据XmYn加上批号Lj、片号Wi和测试时间变量Tj可以组成各种多维变量的数字序列，可以是LjWiXmYnTj、TjLjWiXmYn或TjXmYnLjWi等多种组合。验证本发明的例子是采用直线2X8的探针卡排列方式，实现了 16管芯并行测试。测试顺序可以是横向水平式或者垂直式运行，对晶圆上所有管芯的位置进行位置数据采集。上述五个变量中的每一个原始变量可以由3至6位二进制码组成，带入客户选定的加密算法计算生成密码数据一加密的η位二进制密码。该方法实现的前提是:集成电路自动测试设备和全自动探针台都必须具有并行测试能力和GPIB端口，二者配合使用才能完成，因为管芯的数字序列XmYn是自动探针台产生的，通过自动探针台设备的GPIB接口将这些信息输入给测试机。该方法已经在泰瑞达J750测试设备和EG4000系列探针台上进行了验证，并且已经开发出16管芯密码并行写入程序。
权利要求
1.一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法，其特征在于包括如下:集成电路自动测试设备和全自动探针台都必须具有并行测试能力和GPIB端口，二者配合使用才能完成，因为管芯的数字序列是自动探针台产生的，通过自动探针台设备的GPIB接口将这些信息输入给测试机，并行测试探针卡可以采用多种排列方式；每次多管芯并行测试时，对晶圆上所有管芯的位置等多维变量进行数据采集，以多维变量作为密码唯一性依据生成密码数据，通过相应的软件嵌入到芯片密码写入测试图形中。
全文摘要
本发明的目的在于提供一种在集成电路晶圆测试过程中实现多维变量密码并行写入方法。该方法指出在晶圆并行测试时，同时采集一组被测管芯的多维变量信息，将该组中每一个合格管芯的多维变量带入规定的加密算法进行计算，生成该组管芯的各自唯一的多维变量密码数据序列，保证了密码生成的唯一性和可追溯性；然后将该密码数据序列转换成测试机规定格式的测试图形，并在测试机上运行该测试图形，将生成的密码并行地写入该组中每一个合格管芯内部存储器的指定区域。利用本发明，可以在集成电路芯片的晶圆测试过程中一次完成芯片测试和密码写入，减少了操作环节，安全性大大提升；实时采集的芯片多维变量信息保证了密码生成的唯一性和可追溯性；利用ATE和全自动探针台的并行测试能力实现多维密码的并行写入，从而加快了信息安全芯片的密码写入时间，提高了密码写入效率，降低了密码写入成本。
文档编号H01L21/00GK103165405SQ20131003499
公开日2013年6月19日 申请日期2011年1月27日 优先权日2011年1月27日
发明者张琳, 王慧, 肖钢, 吉国凡, 石志刚, 金兰, 佘博文, 孙昕 申请人:北京确安科技股份有限公司