一种能减低位错密度的led芯片生长方法
【专利摘要】本发明设计一种在金属热沉上制备功率型LED芯片及其制备方法，具体步骤为：在蓝宝石衬底(300)上生长GaN缓冲层(310)，在缓冲层上蒸镀透明电极Ni/Au(320)；在透明电极上蒸镀Ni/Ag/Ti/Au反射层(330)；在反射层上电镀平整的、周期性的金属热沉单元(340)，厚度在50μm左右，间隔在50μm左右；在金属热沉上生长LED外延片，生长方式是侧向外延，这种方式生长的LED外延片，位错密度明显降低，从而提高了外延片的晶体品质，相应的光学、电学性能也得到改善，实验证实，阴极荧光谱(CL谱)和电致发光谱(EL谱)强度都有增强。
【专利说明】一种能减低位错密度的LED芯片生长方法
【技术领域】
[0001]本发明涉及到GaN基功率型发光二极管(LED)芯片的制备方法，尤其涉及一种能减低位错密度的LED芯片的制备方法。采用特殊工艺及GaN基侧向外延技术。
【背景技术】
[0002]近年来，以GaN和SiC为代表的第三代宽禁带半导体材料受到人们广泛关注和大力研究，尤其是II1-V族氮化物半导体材料以及与它们相关的合金和异质结材料，在高温、高频大功率器件方面具有很大的优势。
[0003]目前，高亮度的蓝绿LED已经研制成功，但是高的穿透位错密度的存在限制了这些器件性能的进一步提高，因此在实现高性能的LED方面能否取得突破性进展，降低GaN位错密度至关重要。
[0004]GaN基半导体有一些严重缺陷，其GaN基LED位错密度14-1OiciCmA且GaN基LED的内量子效率主要受位错密度、多量子阱中压电场合量子阱横向形状等影响，通过降低位错密度和极化效应来最大限度增加LED的内量子效率。
[0005]GaN和蓝宝石之间存在很大的晶格失配和热失配，通常先在衬底上生长晶格常数渐变或者突变的缓冲层，然后在外延生长GaN。尽管缓冲层技术已很成熟，但用此技术生长得到的GaN薄膜仍具有很高的位错密度，对器件性能影响很大。
[0006]本发明在外延生长GaN前，先生长一层图形化的金属热沉，再采用侧向外延技术可有效降低外延层的位错密度。
[0007]早期采用侧向外延技术首先是在蓝宝石衬底上生长一定厚度的GaN，之后中断生长，将样品从反应室中取出，再在GaN上制备具有周期性的掩膜图形，采用S12作为掩膜层材料，而后将样品放回反应室继续生长，直至获得表面平整的薄膜。这种技术的特点是需间断生长，不利于节省时间，降低成本，而且将样品从反应室取出进行掩膜处理，不可避免地对样品造成污染。为了避免这些缺点，出现了简便可行的悬挂外延的外延方法。该方法首先利用干法刻蚀技术将蓝宝石衬底制备成具有周期性条纹的图形衬底，形成台面和凹槽，之后用于生长GaN。
【发明内容】
[0008]本发明的目的是提供一种能降低位错密度的LED芯片的制备方法，外延片自下而上依次包括蓝宝石衬底、GaN缓冲层、N型电极、反射层、图形化金属热沉、N型GaN、有源层、P型GaN、P型电极。
[0009]本发明先在蓝宝石衬底上利用MOCVD生长GaN缓冲层、N型电极、反射层；接着生长一层金属层(50 μ m以上)，利用干法刻蚀技术将这层金属层制备成具有周期性条纹的图形化金属层单元，间隔100-200 μ m，该层金属层可以增加散热作为热沉；然后在图形化金属层的台面和凹槽上生长N型GaN。
[0010]生长时金属层的台面和凹槽同时进行，台面N型GaN生长到一定程度就开始侧向外延，在槽中N型GaN没有达到台面高度之前，相邻的侧向外延部分就结合形成表面完整光滑的薄膜。
[0011]一种能减低位错密度的LED芯片的制备方法，具体包括以下步骤:
[0012](I)在C面蓝宝石衬底上生长GaN缓冲层；
[0013](2)在GaN缓冲层上蒸镀透明N型电极Ni/Au ；
[0014](3)在透明N型电极上蒸镀Ni/Ag/Ti/Au反射层；
[0015](4)在反射层上生长一层厚度在50 μ m以上的金属层；利用干法刻蚀技术将这层金属层制备成平整的、周期性的金属热沉单元，间隔100-200 μ m ；
[0016](5)在金属热沉上外延生长N型GaN ；
[0017](6)在N型GaN上生长有源层，采用四元AlInGaN作为多量子阱层材料；
[0018](7)在有源层上生长P型GaN ;
[0019](8)在P型GaN上生长P型电极。
【专利附图】
【附图说明】
[0020]图1所示是本发明生长的LED芯片结构图。
【权利要求】
1.一种能减低位错密度的LED芯片，具体结构包括以下部分: 金属热沉厚度大于50微米，表面平整，金属热沉上直接生长N型GaN ; 金属热沉下面是反射层，反射层逐层由N1、Ag、T1、Au金属组成，Ni联结Ag和透明电极； 反射层下面为透明N型电极，透明N型电极为氧化的Ni和Au组成； 透明N型电极下面是缓冲层； 在金属热沉上生长N型GaN ; 在N型GaN上生长有源层，有源层采用多量子阱结构； 有源层上面为P型GaN P型GaN上面为P型电极，P型电极和P型GaN之间为欧姆接触。
2.一种能减低位错密度的LED芯片的制备方法，具体包括以下步骤: (1)在C面蓝宝石衬底上生长GaN缓冲层； (2)在GaN缓冲层上蒸镀透明N型电极Ni/Au； (3)在透明N型电极上蒸镀Ni/Ag/Ti/Au反射层； (4)在反射层上生长一层厚度在50μ m以上的金属层；利用干法刻蚀技术将这层金属层制备成平整的、周期性的金属热沉单元，间隔100-200 μ m ； (5)在金属热沉上外延生长N型GaN; (6)在N型GaN上生长有源层，采用四元AlInGaN作为多量子阱层材料； (7)在有源层上生长P型GaN; (8)在P型GaN上生长P型电极。
3.根据权利要求2所述的能减低位错密度的LED芯片的制备方法，其特征在于:镀反射层Ni/Ag/Ti/Au，总厚度在100-200nm，彼此间相互连接，形成导电网络。
4.根据权利要求2所述的能减低位错密度的LED芯片的制备方法，其特征在于反射层上电镀平整的、周期性的金属热沉单元，厚度50 μ m,单元间间距为100-200 μ m。
5.根据权利要求2所述的能减低位错密度的LED芯片的制备方法，其特征在于:用CF4处理P型GaN表面，选择Ti/Al/Ni/Au多层结构，总厚度在300-1000nm，得到非合金化的P型GaN的欧姆接触。
【文档编号】H01L33/00GK104241472SQ201310238927
【公开日】2014年12月24日 申请日期:2013年6月17日 优先权日:2013年6月17日
【发明者】朱忠才, 赵强 申请人:江苏稳润光电有限公司