由N型电容耦合晶体管构成的一次可编程器件的制作方法

本发明涉及半导体器件领域，特别是指一种由n型电容耦合晶体管构成的一次可编程器件(otp)。

背景技术：

现有的n型电容耦合晶体管构成的一次可编程器件主要有以下几种类型：

第一种，如图1所示，图中左侧为晶体管，右侧为电容。晶体管位于p阱中，而电容位于n阱中,晶体管和电容分别具有nldd和pldd结构。这种结构晶体管源漏注入与正常的nmos一致，电容的下极板由n阱和重掺杂p型区组成。该结构的缺点在于：otp晶体管的尺寸为正常器件的80％左右；otp晶体管的源漏与正常器件一致，热载流子写入效率及时间受限制；电容下极板需要满足阱隔离，电容面积大。

第二种，如图2所示，图中左侧为晶体管，右侧为电容，两部分一起位于同一个p阱中，晶体管具有nldd结构，而电容具有一个较大的n-掺杂区。这种结构晶体管源漏注入与正常nmos一致，电容下极板由一次额外的n-注入形成。该结构的缺点在于：otp晶体管的尺寸为正常器件的80％左右；otp晶体管的源漏与正常器件一致，热载流子写入效率及时间受限制；需要一次额外的n-注入。

第三种，如图3所示，图中左侧为晶体管，右侧为电容，两部分一起位于同一个p阱中，晶体管和电容均具有nldd。这种结构晶体管源漏注入与正常nmos一致，电容下极板由重掺杂n型区与耦合电容交叠电容形成。该结构的缺点在于：otp晶体管的尺寸为正常器件的80％左右；otp晶体管的源漏与正常器件一致，热载流子写入效率及时间受限制；电容耦合比低，电容面积大。

技术实现要素：

本发明所要解决的技术问题在于提供一种由n型电容耦合晶体管构成的一次可编程器件。

为解决上述问题，本发明所述的一种由n型电容耦合晶体管构成的一次可编程器件，晶体管和耦合电容位于一p阱中，由场氧或者sti隔离；所述晶体管由栅极，以及由重掺杂n型区形成的源漏区组成；所述的耦合电容，上极板由衬底表面的多晶硅形成，下极板由nldd以及位于nldd中的重掺杂n型区形成。

进一步地，所述晶体管的栅极以及耦合电容的上极板，由同一多晶硅刻蚀形成。

进一步地，所述耦合电容的下极板是每个单元独立，或者是多个单元的有源区连在一起。

进一步地，所述耦合电容的上极板的宽度不大于nldd或者重掺杂n型区横向结深的2倍，以保证最大的电容利用效率。

进一步地，所述晶体管的栅极宽度不大于耦合电容的上极板的宽度，以优化耦合电容和晶体管电容的耦合比。

进一步地，所述的重掺杂n型区，在注入时包含一次倾斜角度为15～45度的n型注入，以形成有效的源漏连通并优化热载流子写入效率。

本发明所述的由n型电容耦合晶体管构成的一次可编程器件，其耦合电容的下极板由nldd和重掺杂n型区构成，每个下极板可以单元独立，也可以由多个单元连在一起，晶体管的源漏注入无nldd。通过本发明,可以将一次可编程器件中所用到的耦合电容以及晶体管的多晶硅栅极宽度缩小到同一工艺中正常mos器件的一半左右，从而可以达到缩小存储器单元面积的目的，同时不需要增加额外的光刻步骤。

附图说明

图1～3是现有的3种不同结构的电容耦合晶体管构成的一次可编程器件。

图4是本发明由n型电容耦合晶体管构成的一次可编程器件的结构示意图。

图5是本发明由n型电容耦合晶体管构成的一次可编程器件的版图。

图6是图5的y1方向的截面结构图。

图7是图5的y2方向的截面结构图。

具体实施方式

本发明所述的一种由n型电容耦合晶体管构成的一次可编程器件，如图4所示，晶体管和耦合电容位于一p阱中，由场氧或者sti隔离；所述晶体管由栅极，以及由重掺杂n型区形成的源漏区组成；所述的耦合电容，上极板由衬底表面的多晶硅形成，下极板由nldd以及位于nldd中的重掺杂n型区形成，可以是每个单元独立，也可以是多个单元的有源区连在一起。

所述晶体管的栅极以及耦合电容的上极板，由同一多晶硅刻蚀形成。

如图5所示，是本发明器件的版图，图中包含有y1及y2两条剖面线，图6是图5的y1方向的截面结构图，图7是图5的y2方向的截面结构图。如图7所示，所述耦合电容的上极板的宽度m不大于nldd或者重掺杂n型区横向结深n的2倍，以保证最大的电容利用效率。

所述晶体管的栅极宽度不大于耦合电容上极板的宽度，以优化耦合电容和晶体管电容的耦合比。

所述的重掺杂n型区，在注入时包含一次倾斜角度为15～45度的n型注入，以形成有效的源漏连通并优化热载流子写入效率。

本发明所述的结构可以用以下工艺来实现：

步骤1，利用locos或sti工艺形成器件有源区。

步骤2，利用光刻和离子注入工艺pwell,以及电路其他部分的nwell。

步骤3，表面淀积多晶硅，利用光刻和等离子体刻蚀工艺形成otp晶体管的多晶硅栅极，以及耦合电容的上极板，一次刻蚀形成。

步骤4，利用光刻和离子注入工艺进行nldd。其中耦合电容下极板区域有nldd注入，otp晶体管区域无nldd注入。

步骤5，形成cmos器件侧墙。

步骤6，利用光刻和离子注入工艺进行重掺杂n型区的注入，otp晶体管源漏区域和耦合电容区域均有形成重掺杂n型区。

步骤7，利用光刻和离子注入工艺进行重掺杂p型区，作为p阱的引出区,以及其他电路中pmos的源漏注入。

步骤8，形成金属硅化物silicide。

步骤9，利用cmos工艺形成后段连线及钝化层，器件制作完成。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：

技术总结
本发明公开了一种由N型电容耦合晶体管构成的一次可编程器件，晶体管和耦合电容位于一P阱中，由场氧或者STI隔离；所述晶体管由栅极，以及由重掺杂N型区形成的源漏区组成；所述的耦合电容，上极板由衬底表面的多晶硅形成，下极板由NLDD以及位于NLDD中的重掺杂N型区形成。所述耦合电容的上极板的宽度不大于NLDD或者重掺杂N型区横向结深的2倍，以保证最大的电容利用效率。所述晶体管的栅极宽度不大于耦合电容的宽度，以优化耦合电容和晶体管电容的耦合比。

技术研发人员：陈瑜;袁苑;陈华伦
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2018.07.11
技术公布日：2018.12.28