本发明属于芯片制造领域,具体涉及一种解决高透光率晶圆在光刻对位中无法识别的方法。
背景技术:
光刻技术是半导体芯片制造工艺中的关键性技术之一。曝光是光刻工序中很重要的一个环节。在晶圆开始曝光之前,有4个对准步骤:1、精确光罩对准(finereticalalignment);2、机械预对准(mechanicalpre-alignment);3、电视预对准(tvpre-alignment);4、高级全局对准(advancedgloblealignment);其中,机械预对准是晶圆在送到曝光平台之前的粗略对准,寻找晶圆缺口和计算晶圆中心位置,以便能够准确的送到曝光台。
具体的,机械预对准单元通过判断电压差分析晶圆的边缘位置,系统在晶圆进入曝光机之前将该电压差值初始化为0.2v,之后系统自动控制led的输出光以增减ccd的进光量,ccd将感应光量转换成电压值,对于高透光率晶圆,会出现电压值远超过0.2v而无法识别的问题,导致光刻无法实现,从而为芯片制造带来极大的困扰。
目前,透光率高的晶圆,以sic晶圆为例,第一种技术路线是通过在衬底和外延工艺中调整平坦度、翘曲度、导角等参数,与光刻机匹配,该技术存在的问题是:极大的局限性,主要是因为需要反复验证适用于特定型号光刻机的平坦度、翘曲度、导角,需要投入大量的时间、人力和物力,开发周期较长,不能解决眼前的问题,严重影响芯片的制造日程,开发成本太高;第二种技术路线是通过在曝光机的ccd上加filter型透镜,该技术存在的问题是依然存在光电杂讯,干扰系统判断的功能,导致sic晶圆无法识别。
技术实现要素:
本发明的目的在于克服现有技术存在的不足,提供一种解决高透光率晶圆在光刻对位中无法识别的低成本方法,在短时间内简单有效地将与光刻机不匹配的晶圆传送至曝光台,从而完成一道关键性的光刻工艺。
为了实现以上目的,本发明的技术方案为:
一种解决高透光率晶圆在光刻对位中无法识别的方法包括以下步骤:
1)于高透光率晶圆背面形成低透光率膜;
2)进行光刻过程;
3)去除所述低透光率膜。
可选的,所述低透光率膜通过溅射、蒸镀、物理气相淀积或化学气相淀积工艺形成。
可选的,所述低透光率膜是碳膜。
可选的,所述碳膜厚度为0.05μm~0.08μm。
可选的,步骤3)中,所述碳膜通过descumo2去除。
可选的,所述低透光率膜是tiw膜。
可选的,所述tiw膜厚度为0.1μm~0.5μm。
可选的,步骤3)中,所述tiw膜通过spm浸泡5~30min去除。
可选的,所述高透光率晶圆的背面是高透光率晶圆不印刷图形的一面。
可选的,所述光刻过程包括涂胶、前烘、曝光、显影、坚膜、腐蚀和去胶的步骤。
本发明的有益效果为:
(1)低成本;(2)高效率;(3)工艺简单;(4)不影响晶圆的质量;(5)与显影液互不影响;(6)不受前烘和坚膜温度影响;(7)不污染机台;(8)膜容易去除。借由低透光率膜,在对位过程中降低了ccd的进光量,进而降低ccd感应电压值至系统可检测水平,从而将高透光率晶圆顺利地传送至曝光台,完成一道关键性的光刻工艺,经济简单,广泛适用,具有很强的实用性。
附图说明
图1为实施例1中步骤1所得到的结构示意图;
图2为实施例1中步骤3所得到的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释。
实施例1
步骤1:如图1所示,光刻涂胶前,采用溅射、蒸镀、物理气相淀积或化学气相淀积等低成本的工艺方法,在高透光率晶圆1——例如sic晶圆背面沉积碳形成一层低透光率膜2。碳膜厚度在0.05μm到0.08μm之间。这里所说的sic晶圆背面,具体是指其不印刷图形的一面。
步骤2:进行涂胶、前烘、曝光、显影、坚膜、腐蚀、去胶等常规光刻工艺。
步骤3:在整个光刻过程结束后,采用descumo2去除碳膜,如图2所示。
实施例2
步骤1:光刻涂胶前,采用溅射、蒸镀、物理气相淀积或化学气相淀积等低成本的工艺方法,在高透光率晶圆——例如sic晶圆背面沉积tiw形成一层低透光率膜(2)。tiw膜的厚度在0.1μm到0.5μm之间。
步骤2:进行涂胶、前烘、曝光、显影、坚膜、腐蚀、去胶等常规光刻工艺。
步骤3:在整个光刻过程结束后,采用spm浸泡5~30min去除tiw膜。
上述实施例仅用来进一步说明本发明的一种解决高透光率晶圆在光刻对位中无法识别的方法,但本发明并不局限于实施例,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均落入本发明技术方案的保护范围内。