一种用于减小自加热效应的soi高压结构的制作方法
【技术领域】
[0001]本发明涉及高压器件领域，尤其涉及用于减小自加热效应的SOI高压结构及其制造方法。
【背景技术】
[0002]绝缘体上娃(SOI, Silicon-On-1nsulator)材料是目前IC设计常用的材料,是指具有在一绝缘衬底上再生长一层单晶硅薄膜，或者是单晶硅薄膜被一绝缘层(通常是Si02)从支撑的硅衬底中分开这样结构的材料。“自加热效应”SOI器件工作时沟道电流产生热量造成器件内部温度升高，导致器件特性退变的现象。“自加热效应”严重影响器件性能，通常需要采取措施进行改善。
[0003]随着技术进步，SOI器件的功耗、可靠性及稳定性等方面需要提高。目前通常采用改变SOI介质埋层材料或结构的方法降低自加热效应。
[0004]下面以N型SOI器件结构为例阐述现有SOI结构。
[0005]图1是通常采用的N型SOI器件的结构示意图，图2是本发明中的N型SOI器件结构的示意图。介质埋层中的孔隙宽度约为1nm (数值可进行微调)，长度为整个介质埋层厚度。
【发明内容】
[0006]本发明提供该种SOI结构及其制造方法，以减小SOI结构的自加热效应。
[0007]本发明提供了新型SOI结构，包括介质埋层及位于介质埋层下方的衬底，衬底层为N型硅或者P型硅，顶层硅和衬底层之间通过介质埋层进行隔离。
[0008]可选的，所述介质埋层材料为热导率大于Si02的物质。
[0009]可选的，所述介质埋层材料为Si3N4。
[0010]可选的，所述介质埋层厚度应为0.08 μ m左右，小于0.3 μ m。
[0011]可选的，所述该介质埋层为非连续的Si3N4结构，其上存在多个孔隙。
[0012]可选的，所述介质埋层孔隙尺寸相同，彼此之间间距相等。
[0013]本发明实施例还提供了该种SOI结构制造方法，该SOI结构包括介质埋层，包括在生成以Si3N4为材料的介质埋层的步骤，其中衬底层为N型硅或者P型硅，顶层硅和衬底层之间通过带有孔隙的介质埋层进行隔离。
[0014]可选的，所述介质埋层材料为Si3N4或者导热率大于Si02的其他合适的物质。
[0015]可选的，所述介质埋层为具有多个孔隙的非连续结构，孔隙尺寸相同，彼此之间间距相等。
[0016]本发明实施例通过将SOI器件中介质埋层材料由传统的Si02改为Si3N4，，使得器件在相同的工作环境下由于材料的热导率高而散热快，进而在一定程度上减小了了自加热效应带来的不良影响。此外本发明还通过将SOI器件介质埋层中的连续结构设计为非连续结构，节约了材料的，同时还增加了散热渠道，从而使SOI器件介质埋层中的散热速率加快，有利于减弱自加热效应。
【附图说明】
[0017]图1是传统的SOI器件的结构示意图；
图2是本发明中SOI器件结构的示意图；
图3是用CZ硅生成表面带有Si3N4的结构；
图4是图3中结构注入氢离子以及单晶硅在多孔硅上生成的示意图；
图5是图4中二者进行键合示意图；
图6是退火后的晶片分离，得到以Si3N4为埋层的SOI材料。
【具体实施方式】
[0018]图3 是在 CZii圭表面，用 LPCVD (low-pressure chemical-vapor deposit1n)的方法，在800°C下产生Si3N4薄膜，该Si3N4薄膜厚度约为80nm ;1为CZ硅，2为产生的Si3N4薄膜。
[0019]图4是本发明中硅衬底与单晶硅在多孔硅上生成的示意图。掺了杂质的硅在HF:乙醇比例为1:1的电解液中进行阳极氧化，产生多孔硅。在约10 7Pa的压强条件下，多孔硅在超闻真空电子束蒸发条件下会外延生长出单晶5圭。图中5为惨了杂质的??圭衬底，4为在一定条件下生成的多孔硅，3为在多孔硅上外延产生的单晶硅层。
[0020]图5是外延层生成后,??圭圆晶片可以与Si3N4的晶片在室温下进彳丁键合。之后将键合后的晶片置于1100°c的N2条件下进行退火处理，以增强键合强度，退火时间约为一小时。图中I飞分别如上述所示(下同)。
[0021]图6是随后键合的晶片从多孔硅处分裂成为两部分。最后，将分裂后的带有Si3N4的部分置于稀释的HF中进行刻蚀去除多孔硅，得到以Si3N4为介质埋层的SOI结构(各部分如上)。
[0022]上述实施例仅以以Si3N4为介质埋层材料来说明本发明，实际上，只要有合适的热导率，其他电学性能差距不大的情况下，用其他材料代替Si3N4也是可以的。
[0023]此外以图1、2为例，图1中传统的SOI器件介质埋层为连续的Si02，由于其本身热导率低，器件工作时产生的热量会堆积在介质埋层内部，无法及时散发出去，导致明显的自加热效应；而图2中以Si3N4为介质埋层的SOI器件，在介质埋层中构建了几处孔隙，有利于将介质埋层内部的热量扩散出去，再加上材料本身的热导率相对较高，二者加在一起，共同抑制了自加热效应带来的负面影响。
[0024]上述实例无论是以N型还是对于P型衬底均适用，为简便器件，本申请书不再赘述。
[0025]本发明实施例还提出了这种SOI结构的制造方法(仅包含生成以Si3N4为介质埋层材料的SOI器件的生成)。
[0026]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种用于减小自加热效应的SOI高压结构，包括顶层硅、介质埋层及位于埋层下方的衬底，其特征在于，衬底层为N型硅或者P型硅，顶层硅和衬底层之间通过介质埋层进行隔离。2.如权利要求1所述的减小自加热效应的SOI高压结构，其特征在于，所述介质埋层材料热导率大于Si02。3.如权利要求1所述的减小自加热效应的SOI高压结构，其特征在于，所述介质埋层采用 Si3N4。4.如权利要求3所述的介质埋层结构，其特征在于，介质埋层厚度应为0.08左右μπι，小于0.3μπι (与电子迁移率等因素有关)。5.如权利要求3所述的介质埋层结构，其特征在于，该介质埋层为非连续的Si3N4，其上存在多个孔隙。6.如权利要求5所述的介质埋层结构孔隙，其特征在于，所述孔隙尺寸相同，彼此间距相等。7.一种减小自加热效应的SOI高压结构制造方法，该减小自加热效应的SOI高压结构包括介质埋层，包括生成该以Si3N4为材料的介质埋层的步骤，其特征在于，衬底层为N型硅或者P型硅，顶层硅和衬底层之间通过带有孔隙的介质埋层进行隔离。8.如权利要求7所述的方法，其特征在于，所述介质埋层材料为Si3N4或者导热率大于Si02的其他合适的物质。9.如权利要求7所述的方法，其特征在于，所述介质埋层厚度应为0.08左右μ m，小于0.3 μ m010.如权利要求7所述的方法，其特征在于，介质埋层为具有多个孔隙的非连续结构，孔隙尺寸相同，彼此之间间距相等。
【专利摘要】一种用于减小自加热效应的SOI高压结构，本发明公开了该结构的原理示意图及其制造方法，以减弱SOI高压结构中埋层存在的自加热效应。其中该结构，包括通常的传统的SOI高压结构以及由新材料以不同于传统埋层结构的新型埋层。该材料在不影响或者少量影响器件其他原有属性的情况下，明显降低了自加热效应。该专利包括这种新型结构的材料、结构以及制备方法。
【IPC分类】H01L23/373, H01L23/367, H01L21/762
【公开号】CN105097732
【申请号】CN201410216640
【发明人】徐帆, 陈昭, 蒋乐乐
【申请人】上海北京大学微电子研究院
【公开日】2015年11月25日
【申请日】2014年5月22日