一种hasti填充工艺的制作方法
【专利摘要】本发明涉及半导体技术领域，具体涉及一种浅沟槽填充工艺。一种HASTI填充工艺，其中，在一半导体衬底上形成若干沟槽之后，于设置有气体喷头和加热器的反应腔内通过以下步骤填充沟槽，具体如下：将半导体衬底置于加热器上，制备一第一薄膜层覆盖沟槽的底部及其侧壁；将气体喷头置于加热器上方的第一设定距离处，以沉积一第二薄膜层充满沟槽；将气体喷头置于加热器上方的第二设定距离处，沉积一第三薄膜层以覆盖第二薄膜层，第二设定距离高于第一设定距离。本发明通过微调工艺方案在保证工艺安全的情况下来解决硬件存在的问题，使得实施HASTI工艺后的晶圆的厚度分布更为均匀，厚度范围得到改善；同时保证公司产能利用。
【专利说明】
一种HASTI填充工艺
技术领域
[0001]本发明涉及半导体技术领域，具体涉及一种浅沟槽填充工艺。
【背景技术】
[0002]米用高深宽比的浅沟槽隔离(HighAspect Shallow Trench Isolat1n，HASTI)工艺在原位蒸汽生成晶圆(in situ steam generat1n wafer，ISSG wafer)和裸晶圆(Bare wafer)上沉积速度(deposit1n rate，dep rate)存在差异，经研究发现与硬件设备相关性比较大，可能是加热器使用时间较长，加热器边缘存在残膜无法清除，导致晶圆的厚度偏离范围(range，晶圆厚度的最大值与最小值之差)偏大，无法正常对晶圆进行加工处理。
[0003]目前针对加热器边缘的残膜，一种方法是通过抛光加热器的方法来解决，但是效果不明显而且对加热器损伤较大，也容易产生颗粒(Particle)污染物，另一种方法是更换新的加热器，然而加热器价格昂贵，假设一但出现范围异常就要更换加热器是很大的浪费，且由于高深宽比的浅沟槽绝缘工艺的特殊性，每小时出片量(wafer per hour，WPH)较慢，通常半导体加工设备预防保养(Preventive Maintenance，PM)回来需要用大量的时间去精调工艺方案(fine tune recipe)，不利于工艺工程师和设备工程师对半导体加工设备的维护，半导体加工设备可用时间大大减少，对于公司产能有很大影响。
【发明内容】
[0004]本发明的目的在于，提供一种HASTI填充工艺，解决以上技术问题。
[0005]本发明所解决的技术问题可以采用以下技术方案来实现:
[0006]—种HASTI填充工艺，其中，在一半导体衬底上形成若干沟槽之后，于设置有气体喷头和加热器的反应腔内通过以下步骤填充所述沟槽，具体如下:
[0007]步骤S1:将所述半导体衬底置于所述加热器上，制备一第一薄膜层覆盖所述沟槽的底部及其侧壁；
[0008]步骤s2:将所述气体喷头置于所述加热器上方的第一设定距离处，以沉积一第二薄膜层充满所述沟槽；
[0009]步骤s3:将所述气体喷头置于所述加热器上方的第二设定距离处，沉积一第三薄膜层以覆盖所述第二薄膜层，所述第二设定距离高于所述第一设定距离。
[0010]优选地，所述第一设定距离不大于180mil。
[0011]优选地，所述第二设定距离大于ISOmil并且小于或等于250mil。
[0012]优选地，步骤s2中采用高深宽比工艺制备所述第二薄膜层。
[0013]优选地，所述第一薄膜层与所述第二薄膜层的厚度之和大于1300埃小于或等于1900 埃。
[0014]优选地，在所述步骤Si之前，还包括采用抛光系统对所述加热器表面进行抛光以去除所述加热器表面边缘的残余薄膜的步骤。
[0015]优选地，还包括步骤s4，利用化学机械抛光系统对所述半导体衬底进行抛光，以去除所述第三薄膜层和多余的所述第二薄膜层，形成HASTI结构。
[0016]优选地，所述半导体衬底采用裸晶圆或原位蒸汽生成晶圆。
[0017]优选地，所述步骤I采用热氧化法工艺进行形成所述第一薄膜层。
[0018]优选地，所述第一薄膜层、所述第二薄膜层及所述第三薄膜层的材料均为氧化硅。
[0019]有益效果:由于采用以上技术方案，本发明通过微调工艺方案在保证工艺安全的情况下来解决硬件存在的问题，使得实施HASTI工艺后的晶圆的厚度分布更为均匀，厚度范围得到改善；并减少更换加热器的频率，降低成本；同时可以保证半导体加工设备的使用时间，保证公司产能利用。
【附图说明】
[0020]图1为本发明的气体喷头置于加热器上方的第一设定距离处的示意图；
[0021]图2为本发明的气体喷头置于加热器上方的第二设定距离处的示意图；
[0022]图3为本发明填充工艺的方法流程图；
[0023]图4为实施本发明之前的晶圆厚度分布剖面示意图与实施本发明之后的晶圆厚度分布剖面示意图；
[0024]图5为与图4的晶圆厚度分布相对应的晶圆测试数据示意图；
[0025]图6为采用本发明工艺的静态随机存储器(SRAM)的晶圆边缘(W/E)电子透镜示意图；
[0026]图7为采用本发明工艺的静态随机存储器(SRAM)的晶圆中心(W/C)电子透镜示意图；
[0027]图8为本发明的沟槽被填充后弱点区域(Weak point area)示意图；
[0028]图9为本发明的化学机械抛光速率与现有技术的化学机械抛光速率对比示意图；
[0029]图10为本发明的湿法刻蚀速率(Wet Etch Rate，WER)与现有技术的湿法刻蚀速率对比数据示意图。
【具体实施方式】
[0030]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0031]需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
[0032]下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
[0033]参照图1、图2、图3、图4，一种HASTI填充工艺，其中，在一半导体衬底4上形成若干沟槽之后，于设置有气体喷头(shower head)2与加热器(Heater)I的反应腔内通过以下步骤填充沟槽，具体如下:
[0034]步骤S1:将半导体衬底4置于加热器I上，制备一第一薄膜层覆盖沟槽的底部及其侧壁；
[0035]步骤s2:将气体喷头2置于加热器I上方的第一设定距离处，以沉积第二薄膜层充满沟槽；
[0036]步骤s3:将气体喷头2置于加热器I上方的第二设定距离处，沉积一第三薄膜层以覆盖第二薄膜层，第二设定距离高于第一设定距离。
[0037]本发明在形成沟槽后，通过在沟槽内的半导体衬底上形成第一薄膜层覆盖沟槽的底部及其侧壁，通过沉积第二薄膜层或称绝缘氧化层以完成浅沟槽填充(STI Gapfill)，在浅沟槽填充完成之后拉开气体喷头2与加热器I之间的距离，使得第三薄膜层的沉积速率比变慢，在沉积速率比变慢的情况下，晶圆上越凹的地方填的薄膜会越快越好；同时气体喷头2与加热器I之间的空间增大，气体分布更均匀，而且使得加热器边缘可能存在的残膜对沉积工艺的影响变小。
[0038]参照图4和图5，本发明实施前后的沉积薄膜的晶圆厚度分布剖面示意图及测试数据可以看到，采用本发明之前，图4的Al中靠近晶圆表面中心区域41处沉积厚度较薄，靠近晶圆边缘区域42处沉积厚度较厚，晶圆厚度偏离范围较大，分布不均匀，而采用本发明之后，图4的A2中晶圆表面中心区域与晶圆边缘区域的晶圆厚度偏离范围缩小，晶圆的厚度范围更为均匀，晶圆表面不平整的状况得到改善。图5中分别列出实施本发明前后晶圆厚度的最大值、最小值、平均值及其他统计数据，从图中可以看出，在采用本发明的技术方案后，通过测量晶圆的每一点的厚度值获得晶圆厚度的最大值、最小值、平均值，晶圆厚度范围(Range)由之前的1348.55埃减少至598.11埃，厚度范围有明显的改善，同时结合标准偏差(Std.Dev.，Standard Deviat1n)值来进行分析，标准偏差值主要用来反应样本空间分布情况，标准偏差越小，说明各个样本越接近平均值，本发明的标准偏差显著地低于现有技术的标准偏差数据，因而，采用发明的技术方案后，厚度范围更加均匀分布。
[0039]作为本发明的一种优选的实施例，第一设定距离不大于180mil，第二设定距离大于180mil并且小于或等于250mil，其中Imil等于千分之一英寸(inch)。通过收集较多的试验设计(D0E，Design of Experiment)数据，第二设定距离大于250mil之后，厚度范围不会进一步改善，并且会牺牲每小时出片量，影响产能。优选地，第一设定距离为180mil，第二设定距离为250mil。
[0040]作为本发明的一种优选的实施例，为了避免填充过程中产生缝隙、孔洞等缺陷，优选采用高深宽比工艺(HARP，High Aspect Rat1 Process)沉积第二薄膜层充满沟槽，进一步地，可以采用现有技术中的高深宽比工艺分多步沉积第二薄膜层或称绝缘氧化层，如可以分两步或三步沉积第二薄膜层。进一步地，采用高深宽比工艺(HARP，High Aspect Rat1Process)沉积第三薄膜层。
[0041]作为本发明的一种优选的实施例，在步骤Si之前，还包括采用抛光系统对加热器表面进行抛光以去除加热器I表面边缘的残余薄膜3的步骤。本发明可以与抛光加热器I表面的方法相结合，进一步使得HASTI层厚度范围性能得到改善。
[0042]作为本发明的一种优选的实施例，反应腔为化学气相沉积设备(Chemical VaporDeposit1n，CVD)的反应腔，步骤si至步骤s3在化学气相沉积设备的反应腔室中进行。
[0043]作为本发明的一种优选的实施例，步骤Si采用热氧化法工艺形成第一薄膜层或称为衬氧化层。
[0044]作为本发明的一种优选的实施例，步骤S3之后，还包括步骤s4，利用化学机械抛光系统进行抛光，对晶圆表面进行平坦化处理，以去除第三薄膜层和多余的第二薄膜层，形成HASTI结构。
[0045]作为本发明的一种优选的实施例，在步骤s4中，对晶圆表面进行平坦化处理之后形成HASTI结构之前还包括湿法刻蚀步骤。
[0046]作为本发明的一种优选的实施例，第一薄膜层、第二薄膜层及第三薄膜层均为氧化娃薄膜层。
[0047]作为本发明的一种优选的实施例，第一薄膜层与第二薄膜层的厚度之和大于1300埃小于或等于1900埃，优选等于1900埃。
[0048]本发明通过微调工艺方案在保证工艺安全的情况下来解决硬件存在的问题，使得实施HASTI工艺后的晶圆的厚度分布更为均匀，厚度范围得到改善；并减少更换加热器的频率，降低成本；同时可以保证半导体加工设备的使用时间，保证公司产能利用。同时，由于第一薄膜层与第二薄膜层已基本完成沟槽填充，第三薄膜层沉积时工艺方案的改变不会对沟槽填充过程造成影响，可以直接实施。通过图6与图7提供的静态随机存储器(SRAM，Static Random Access Memory)制作过程中的晶圆边缘(W/E，Wafer/Edge)与晶圆中心(W/C,ffafer/Center)的电子透镜示意图，并结合图8所示的弱点区域(Weak Point area)可以看出，在经过步骤Si和步骤s2后，沟槽填充完毕需要的厚度应当为707埃加上670埃，即1377埃左右沟槽可基本填充完毕，其中707埃为硅衬底至氮化硅层之间的填充薄膜厚度，670埃为氮化硅层以上的填充薄膜厚度。本发明在完成步骤s2之后，填充厚度可达1900埃，因而第三薄膜层的沉积不会对沟槽的填充有影响，风险较低。结合图9和图10的试验数据，本发明得出的沉积了第三薄膜层的晶圆经过化学机械抛光后的移除速率，与实施本发明前的化学机械抛光的移除速率相当，进一步地，本发明进一步经过湿法刻蚀后，与实施本发明前的湿法刻蚀速率也是比较匹配的，因而本发明的技术方案可以直接实施，工艺的改变低风险，可以直接应用于生产。并可同时适用于原位蒸汽生成晶圆和裸晶圆。
[0049]本发明可以采用本领域公知的形成沟槽的工艺形成沟槽，在此不作赘述。除了本发明限制的技术参数，本发明可以采用本领域公知的高深宽比工艺的其他设定工艺参数，在此不作赘述。
[0050]以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
【主权项】
1.一种HASTI填充工艺，其特征在于，在一半导体衬底上形成若干沟槽之后，于设置有气体喷头和加热器的反应腔内通过以下步骤填充所述沟槽，具体如下: 步骤S1:将所述半导体衬底置于所述加热器上，制备一第一薄膜层覆盖所述沟槽的底部及其侧壁； 步骤s2:将所述气体喷头置于所述加热器上方的第一设定距离处，以沉积一第二薄膜层充满所述沟槽； 步骤s3:将所述气体喷头置于所述加热器上方的第二设定距离处，沉积一第三薄膜层以覆盖所述第二薄膜层，所述第二设定距离高于所述第一设定距离。2.根据权利要求1所述的HASTI填充工艺，其特征在于，所述第一设定距离不大于180milo3.根据权利要求1所述的HASTI填充工艺，其特征在于，所述第二设定距离大于180mil并且小于或等于250mil。4.根据权利要求1所述的HASTI填充工艺，其特征在于，步骤s2中采用高深宽比工艺制备所述第二薄膜层。5.根据权利要求1所述的HASTI填充工艺，其特征在于，所述第一薄膜层与所述第二薄膜层的厚度之和大于1300埃小于或等于1900埃。6.根据权利要求1所述的HASTI填充工艺，其特征在于，在所述步骤Si之前，还包括采用抛光系统对所述加热器表面进行抛光以去除所述加热器表面边缘的残余薄膜的步骤。7.根据权利要求1所述的HASTI填充工艺，其特征在于，所述步骤s3之后，还包括步骤s4，利用化学机械抛光系统对所述半导体衬底进行抛光，以去除所述第三薄膜层和多余的所述第二薄膜层，形成HASTI结构。8.根据权利要求1所述的HASTI填充工艺，其特征在于，所述半导体衬底采用裸晶圆或原位蒸汽生成晶圆。9.根据权利要求1所述的HASTI填充工艺，其特征在于，所述步骤Si采用热氧化法工艺形成所述第一薄膜层。10.根据权利要求1所述的HASTI填充工艺，其特征在于，所述第一薄膜层、所述第二薄膜层及所述第三薄膜层均为氧化硅薄膜层。
【文档编号】H01L21/762GK105826235SQ201510006122
【公开日】2016年8月3日
【申请日】2015年1月6日
【发明人】贡禕琪, 陈志刚
【申请人】中芯国际集成电路制造(上海)有限公司