专利名称：减少输入端子与功率轨之间的泄漏的设备和方法
技术领域：
本发明针对输入电路，且尤其针对操作以适应静电放电(ESD)条件的输入电路。
背景技术：
设计静电放电(ESD)单元或箝位单元以防止电压在特定电路位置(例如端子)处 增大。与ESD单元一起使用的电路应限制或防止正常操作期间特定端子处或通过特定端 子的电泄漏，还应支持静电荷在ESD单元的控制下从特定端子放电。难以确保在正常操 作条件期间只准许非常少的电流在特定端子处或通过特定端子流动(即，泄漏)。
需要一种用于在正常操作期间严格限制电流泄漏，同时准许电流在ESD条件期间流 经电路位点(例如端子)的设备和方法。
发明内容
本发明提供一种用于减少系统的输入位点与至少一个功率轨之间的电流泄漏的设 备，其针对每个各别功率轨包含(a)第一二极管单元，其耦合在所述输入位点与耦合
位点之间。所述第一二极管单元经配置以在所述设备的正常操作期间实现大体上零电位 降，(b)第二二极管单元，其耦合在所述耦合位点与所述各别功率轨之间。所述第二二 极管单元经配置以在所述设备的正常操作期间不呈现正向偏置。在所述设备的预定操作 条件期间，所述第一和第二二极管单元协作以实现所述输入位点与所述各别功率轨之间 的电流流动。
本发明提供一种用于减少系统的输入位点与至少一个功率轨之间的电流泄漏的方
法，其针对每个各别功率轨包含以下步骤(a)以非特定次序(1)提供耦合在所述输 入位点与耦合位点之间的第一二极管单元；且(2)提供耦合在所述耦合位点与所述各别 功率轨之间的第二二极管单元，(b)以非特定次序(1)配置所述第一二极管单元以在
设备的正常操作期间实现跨越第一二极管单元的大体上零电位降；且(2)配置所述第二 二极管单元以在设备的正常操作期间不呈现正向偏置，(c)在设备的预定操作条件期间， 协作地操作第一和第二二极管单元以实现输入位点与各别功率轨之间的电流流动。
因此，本发明的目的是提供一种用于在正常操作期间严格限制电流泄漏，同时在ESD 条件期间允许电流流经电路位点(例如端子)的设备和方法。
当结合说明本发明优选实施例的附图考虑时，将从以下说明书和权利要求书明白本 发明的进一步目的和特征，在附图中，在各个图中使用相同参考标号来标记相同元件。
图1是现有技术防泄漏电路布置的电气示意图。
图2是根据本发明教示而配置的防泄漏电路布置的第一实施例的电气示意图。 图3是根据本发明教示而配置的防泄漏电路布置的第二实施例的电气示意图。 图4是根据本发明教示而配置的防泄漏电路布置的第三实施例的电气示意图。 图5是说明本发明的方法的流程图。
具体实施例方式
图1是现有技术防泄漏电路布置的电气示意图。在图1中，输入电路12使用电路
10。输入电路12包含用于接收输入电压V^的输入引脚14;输入电压Vw被提供到主机
系统(图1中未展示)。输入电路12还包含下电压轨16,其与下电压轨引脚17耦合， 下轨电压Vss被施加到所述下电压轨引脚17;以及上电压轨18,其与上电压轨引脚19 耦合，上轨电压VDD被施加到所述上电压轨引脚19。下电压轨16和上电压轨18可提供 轨电压Vss、 VDD，以供主机系统(图l中未展示)使用。优选的是，下轨电压Vss小于 输入电压Vw，且输入电压V^小于上轨电压VDD。以举例方式而并非以限制的方式，下 轨电压Vss可为零伏，输入电压V^可围绕2伏变化，且上轨电压VoD可为5伏。静电 放电(ESD)单元20可与至少下轨引脚16和上轨电压引脚18耦合，以有助于静电放电 到接地22。
电路10包含第一二极管26，其经耦合以用于从下电压轨16到输入引脚14的正 向导通；以及第二二极管28，其经耦合以用于从输入引脚14到上电压轨18的正向导通。 二极管26、 28中的每一者都在输入电路12的正常操作期间反向偏置。在(例如)由人 触摸输入引脚14或下电压轨引脚17中的一者而导致的ESD操作期间，二极管26、 28 中的一者或两者将正向偏置，使得可建立经由ESD单元20到达接地22的电流路径。
电路10存在问题，因为在主机系统(图1中未展示)的正常操作期间，跨越二极管 26、 28强加有相对较高的电压，其足以建立跨越二极管26、 28中的一者或两者的泄漏。 所述泄漏是不合需要的。最希望的是，输入电路(例如输入电路IO)与ESD单元20协 作，以处理用于一些操作(例如ESD放电)的功率的高电平，同时在正常操作期间提供 很少或不提供泄漏。
图2是根据本发明教示而配置的防泄漏电路布置的第一实施例的电气示意图。在图
2中，输入电路32使用电路30。输入电路32包含用于接收输入电压Vw的输入引脚34; 输入电压V,N被提供到主机系统(图2中未展示)。输入电路32还包含下电压轨36， 其与下电压轨引脚37耦合，下轨电压Vss被施加到所述下电压轨引脚37;以及上电压轨 38,其与上电压轨引脚39耦合，上轨电压VoD被施加到所述上电压轨引脚39。下电压 轨36和上电压轨38可提供轨电压Vss、 VDD，以供主机系统(图2中未展示)使用。优 选的是，下轨电压Vss小于输入电压VIN，且输入电压Vw小于上轨电压VDD。以举例方 式而并非以限制的方式，下轨电压Vss可为零伏，输入电压Vw可围绕2伏变化，且上轨 电压VoD可为5伏。静电放电(ESD)单元40可与至少下轨引脚36和上轨电压引脚38 耦合，以有助于将静电放电放电到接地42。
电路30包含第一二极管组50,其经耦合以用于从下电压轨36到输入引脚34的 正向导通；以及第二二极管组52，其经耦合以用于从输入引脚34到上电压轨38的正向 导通。第一二极管组50包含第一二极管单元56和第二二极管单元58。第一二极管单元 56优选包含二极管60，其与输入引脚34耦合，且与第二二极管单元58耦合。二极管 60经耦合以在主机系统(图2中未展示)的正常操作期间，实现输入引脚34与第二二 极管单元58之间的大体上零电压降。第二二极管单元58包含至少一个二极管62,、 622、 623、 62n。 二极管62卜622、 623、 62n优选协作以在正常操作期间，不在下电压轨36与 输入引脚34之间建立正向偏置。使用指示符"n"来表示第二二极管单元58中可存在任 何数目的二极管。图2中包含四个二极管62,、 622、 623、 62。只是说明性的，且不对本 发明中可包含的二极管的数目构成任何限制。
用于实现二极管60和二极管62、、 622、 623、 62n的所需偏置的优选结构是缓沖器单 元70，所述缓冲器单元70具有输入端子72，其与输入引脚34耦合；以及输出端子 74，其与二极管60与二极管62。 622、 623、 62。之间的耦合端子61耦合。缓冲器单元 70优选经配置以在输出端子74处呈现大体上与输入端子72处接收到的电压电平相同的 电压电平，从而实现跨越二极管60的所需的大体上零电压降，且实现跨越二极管62,、 622、 623、 62n的所需的反向偏置。可使用其它电路结构来实现所需的电压降和偏置。
第二二极管组52包含第一二极管单元57和第二二极管单元59。第一二极管单元57 优选包含二极管64，其与输入引脚34耦合，且与第二二极管单元59耦合。二极管64 经耦合以在主机系统(图2中未展示)的正常操作期间，实现输入引脚34与第二二极管 单元59之间的大体上零电压降。第二二极管单元59包含至少一个二极管66i、 662、 663、 66m。 二极管66,、 662、 663、 66m优选协作以在正常操作期间，不在输入引脚34与上电
压轨38之间建立正向偏置。使用指示符"m"来表示第二二极管单元59中可存在任何 数目的二极管。图2中包含四个二极管62卜622、 623、 62m只是说明性的，且不对本发 明中可包含的二极管的数目构成任何限制。
用于实现二极管64和二极管66卜662、 663、 66m的所需偏置的优选结构是缓冲器单 元70，所述缓冲器单元70具有输出端子74，其与二极管64与二极管66,、 662、 663、 66m之间的耦合端子65耦合。如早先所述，缓冲器单元70优选经配置以在输出端子74 处呈现大体上与输入端子72处接收到的电压电平相同的电压电平，从而实现跨越二极管 64的所需的大体上零电压降，且实现跨越二极管66,、 662、 663、 66m的所需的反向偏置。 可使用其它电路结构来实现所需的电压降和偏置。
二极管组50、 52的每一者在输入电路32的正常操作期间均反向偏置。二极管60、 64的每一者从输入引脚34到各别第二二极管单元58、 59呈现大体上零电压降，从而减 少跨越二极管60、 64的泄漏，且从而还减少输入引脚34与电压轨36、 38之间的泄漏。 在(例如)由人触摸输入引脚34或下电压轨引脚37中的一者而导致的ESD操作期间， 二极管组50、 52中的一者或两者将正向偏置，使得可建立经由ESD单元40到达接地42 的电流路径。
图3是根据本发明教示而配置的防泄漏电路布置的第二实施例的电气示意图。在图 3中，输入电路82使用电路80。输入电路82包含用于接收输入电压Vw的输入引脚84; 输入电压V,N被提供到主机系统(图3中未展示)。输入电路82还包含下电压轨86, 其与下电压轨引脚87耦合，下轨电压Vss被施加到所述下电压轨引脚87;以及上电压轨 88，其与上电压轨引脚89耦合，上轨电压VoD被施加到所述上电压轨引脚89。下电压 轨86和上电压轨88可提供轨电压Vss、 VDD，以供主机系统(图3中未展示)使用。优 选的是，下轨电压Vss小于输入电压VIN，且输入电压V!N小于上轨电压VDD。以举例方 式而并非以限制的方式，下轨电压Vss可为零伏，输入电压V!N可围绕2伏变化，且上轨 电压VoD可为5伏。静电放电(ESD)单元90可与至少下轨引脚86和上轨电压引脚88 耦合，以有助于将静电放电放电到接地92。
电路80包含第一二极管组100，其经耦合以用于从下电压轨86到输入引脚84的 正向导通；以及第二二极管组102，其经耦合以用于从输入引脚84到上电压轨88的正 向导通。第一二极管组IOO包含第一二极管单元106和第二二极管单元108。第一二极 管单元106优选包含二极管连接的双极晶体管110,其具有基极112、集电极114和发射 极116。发射极116与输入引脚84耦合。集电极114与基极112耦合，从而实现晶体管
110的二极管连接。基极112还与第二二极管单元108耦合。第二二极管单元108优选包 含二极管连接的双极晶体管120，其具有基极122、集电极124和发射极126。发射极126 与晶体管110的基极112耦合。基极122与下电压轨86耦合。可通过电路设计领域的设 计者在适当时建立集电极114与下电压轨86,或与上电压轨88或与发射极126的连接， 以实现晶体管120的二极管连接，且实现所需的泄漏特征。
第二二极管组102包含第一二极管单元136和第二二极管单元138。第一二极管单 元136优选包含二极管连接的双极晶体管140，其具有基极142、集电极144和发射极 146。发射极146与输入引脚84耦合。集电极144与基极142耦合，从而实现晶体管140 的二极管连接。基极"2还与第二二极管单元138耦合。第二二极管单元138优选包含 二极管连接的双极晶体管150，其具有基极152、集电极154和发射极156。发射极156 与晶体管140的基极142耦合。基极152与上电压轨88耦合。可通过电路设计领域的设 计者在适当时建立集电极154与下电压轨86，或与上电压轨88或与发射极156的连接， 以实现晶体管150的二极管连接，且实现所需的泄漏特征。
第一二极管单元106经耦合以在主机系统(图3中未展示)的正常操作期间，实现 输入引脚84与第二二极管单元108之间的大体上零电压降。第二二极管单元108优选在 正常操作期间，不在下电压轨86与输入引脚84之间建立正向偏置。第一二极管单元136 经耦合以在主机系统(图3中未展示)的正常操作期间，实现输入引脚84与第二二极管 单元138之间的大体上零电压降。第二二极管单元138优选在正常操作期间，不在输入 引脚84与上电压轨88之间建立正向偏置。
缓冲器单元160具有与输入引脚84耦合的输入端子162,以及输出端子164。输出 端子164与二极管单元106、 108之间的耦合端子113耦合，且与二极管单元136、 138 之间的耦合端子143耦合。缓冲器单元160优选经配置以在输出端子164处呈现大体上 与输入端子162处接收到的电压电平相同的电压电平，从而实现跨越二极管单元106和 跨越二极管单元136的所需的大体上零电压降。输出端子164与耦合位点113、 143的连 接还实现了跨越二极管单元108、 138的所需反向偏置。可使用其它电路结构来实现所需 的电压降和偏置。
二极管组100、 102的每一者在输入电路82的正常操作期间均反向偏置。二极管单 元106、 136的每一者从输入引脚84到各别第二二极管单元108、 138呈现大体上零电压 降，从而减少跨越二极管单元106、 136的泄漏，且从而减少输入引脚84与电压轨86、 88之间的泄漏。在(例如)由人触摸输入引脚84或下电压轨引脚87中的一者而导致的ESD操作期间，二极管组100、 102中的一者或两者将正向偏置，使得可建立经由ESD 单元90到达接地92的电流路径。
图4是根据本发明教示而配置的防泄漏电路布置的第三实施例的电气示意图。在图 4中，输入电路182使用电路180。输入电路182包含用于接收输入电压Vw的输入引脚 184;输入电压V,N被提供到主机系统(图4中未展示)。输入电路182还包含下电压 轨186，其与下电压轨引脚187耦合，下轨电压Vss被施加到所述下电压轨引脚187;以 及上电压轨188，其与上电压轨引脚189耦合，上轨电压VoD被施加到所述上电压轨引 脚189。下电压轨186和上电压轨188可提供轨电压Vss、 VDD,以供主机系统(图4中 未展示)使用。优选的是，下轨电压Vss小于输入电压V^，且输入电压V^小于上轨电 压VoD。以举例方式而并非以限制的方式，下轨电压Vss可为零伏，输入电压V^可围绕 2伏变化，且上轨电压Voo可为5伏。静电放电(ESD)单元190可与至少下轨引脚186 和上轨电压引脚188耦合，以有助于静电放电到接地192。
电路180包含第一二极管组200，其经耦合以用于从下电压轨186到输入引脚184 的正向导通；以及第二二极管组202，其经耦合以用于从输入引脚184到上电压轨188 的正向导通。第一二极管组200包含第一二极管单元206和第二二极管单元208。第一 二极管单元206优选包含二极管连接的双极晶体管210，其具有基极212、集电极214和 发射极216。发射极216与输入引脚184耦合。集电极214与上电压轨188耦合，以为 第一双极晶体管210建立硬反向偏置。发明者已经发现，为第一双极晶体管210建立此 类硬反向偏置导致电路180显示较少泄漏。基极212与第二二极管单元208耦合。第二 二极管单元208优选包含二极管连接的双极晶体管220,其具有基极222、集电极224和 发射极226。发射极226与晶体管210的基极212耦合。基极222与下电压轨186耦合。 可通过电路设计领域的设计者在适当时建立集电极214与下电压轨186，或与上电压轨 188或与发射极226的连接，以实现晶体管220的二极管连接，且实现所需的泄漏特征。
第二二极管组202包含第一二极管单元236和第二二极管单元238。第一二极管单 元236优选包含二极管连接的双极晶体管240，其具有基极242、集电极244和发射极 246。发射极246与输入引脚184耦合。集电极244与下电压轨186耦合，以为第一双极 晶体管240建立硬反向偏置。发明者已经发现，为第一双极晶体管240建立此类硬反向 偏置导致电路180显示较少泄漏。基极242与第二二极管单元238耦合。第二二极管单 元238优选包含二极管连接的双极晶体管250，其具有基极252、集电极254和发射极 256。发射极256与晶体管240的基极242耦合。基极252与上电压轨188耦合。可通过
电路设计领域的设计者在适当时建立集电极254与下电压轨186，或与上电压轨188或 与发射极256的连接，以实现晶体管250的二极管连接，且实现所需的泄漏特征。
第一二极管单元206经耦合以在主机系统(图4中未展示)的正常操作期间实现输 入引脚184与第二二极管单元208之间的大体上零电压降。第二二极管单元208优选在 正常操作期间不在下电压轨186与输入引脚184之间建立正向偏置。第一二极管单元236 经耦合以在主机系统(图4中未展示)的正常操作期间实现输入引脚184与第二二极管 单元238之间的大体上零电压降。第二二极管单元238优选在正常操作期间不在输入引 脚184与上电压轨188之间建立正向偏置。
缓冲器单元260具有与输入引脚184耦合的输入端子262，以及输出位点264， 266。 缓冲器单元260优选经配置以在输出端子264处呈现大体上与输入端子262处接收到的 电压电平相同的电压电平，加上差分电压量S。缓冲器单元260还优选经配置以在输出 端子266处呈现大体上与输入端子262处接收到的电压电平相同的电压电平，减去差分 电压量S。缓冲器单元260起双输出偏移缓冲器的作用，在位点264、 266处呈现输出信 号，所述输出信号与输入端子262处接收到的输入信号偏移了用于偏置二极管单元206、 208、 236、 238的较小量。以举例方式而非以限制的方式，可将电压输出偏移值S选择 为大约几个热电压(kT)。电路设计领域的技术人员己知热电压kT是涉及二极管设计的 与温度有关的因素。以进一步举例的方式而非以限制的方式， 一个热电压kT在室温下为 约O. 026伏； 一个热电压kT在电路的高操作温度(例如150摄氏度)下为约O. 04伏。
输出端子264与耦合端子243的连接实现了跨越二极管单元236的所需的大体上零 电压降，且实现了跨越二极管单元238的所需的反向偏置。输出端子266与耦合端子213 的连接实现了跨越二极管单元206的所需的大体上零电压降，且实现了跨越二极管单元 208的所需的反向偏置。
使用以双输出偏移缓冲器的形式实施的缓冲器单元260准许用于实现运算放大器操 作(例如操作缓冲器单元260)的电路组件中所准许的较不严格的电压偏移容限。较不 严格的容限准许较廉价的电路装置(例如缓冲器单元260)，准许较小的电路布局要求(即， 用于实现所述电路的较小"不动产"或电路小片空间)，且准许电路180 (图4)的输入 电容比电路80 (图3)可能呈现的输入电容低。可使用除双输出偏移缓冲器之外的其它 电路结构来实现所需的电压降和偏置。
二极管组200、 202的每一者都在输入电路182的正常操作期间被反向偏置。二极管 单元206、 236的每一者从输入引脚184到各别第二二极管单元208、 238呈现大体上零
电压降，从而减少跨越二极管单元206、 236的泄漏，且从而减少输入引脚184与电压轨 186、 188之间的泄漏。在(例如)由人触摸输入引脚184或下电压轨引脚187中的一者 而导致的ESD操作期间，二极管组200、 202中的一者或两者将被正向偏置，使得可建 立经由ESD单元190到达接地192的电流路径。
图5是说明本发明的方法的流程图。在图5中，用于减少系统的输入位点与至少一 个功率轨之间的电流泄漏的方法300在开始位点302处开始。方法300针对至少一个功 率轨的每个各别选定功率轨包含以下步骤(a)以非特定次序(1)提供耦合在所述输 入位点与耦合位点之间的第一二极管单元，如由框304指示；且(2)提供耦合在所述耦 合位点与所述各别选定功率轨之间的第二二极管单元，如由框306指示。方法300继续 (b)以非特定次序U)配置所述第一二极管单元以在电路的正常操作期间实现跨越第 一二极管单元的大体上零电位降，如由框308指示；且(2)配置所述第二二极管单元以 在电路的正常操作期间不呈现正向偏置，如由框310指示。方法300继续(c)在电路的 预定操作条件期间，协作地操作第一和第二二极管单元以实现输入位点与各别功率轨之 间的电流流动，如由框312指示。方法300在结束位点314处终止。
本发明所涉及领域的技术人员将了解，可在不脱离所主张的本发明的范围的情况下， 对所实施的前述实施例和其它实施例作出改变。
权利要求
1. 一种用于限制系统的输入位点与功率轨之间的电流泄漏的设备；所述设备包括串联耦合在所述输入位点与第一功率轨之间的第一二极管单元和第二二极管单元；所述第一二极管单元经配置以在所述设备的正常操作期间实现跨越所述第一二极管单元的大体上零电位降；所述第二二极管单元经配置以在所述设备的正常操作期间不呈现正向偏置；在所述设备的预定操作条件期间，所述第一和第二二极管单元协作以实现所述输入位点与所述第一功率轨之间的电流流动。
2. 根据权利要求1所述的设备，其进一步包括串联耦合在所述输入位点与第二功率轨 之间的第三二极管单元和第四二极管单元；所述第三二极管单元经配置以在所述设 备的正常操作期间实现跨越所述第三二极管单元的大体上零电位降；所述第四二极 管单元经配置以在所述设备的正常操作期间不呈现正向偏置；在所述预定操作条件 期间，所述第三和第四二极管单元协作以实现所述输入位点与所述第二功率轨之间 的电流流动。
3. 根据权利要求1或2所述的设备，其中所述输入位点大体上处于输入电位，且其中 所述设备进一步包括缓冲器单元；所述缓冲器单元与所述输入位点且与所述第一二 极管单元和所述第二二极管单元中的至少一者耦合，以用于向所述第一二极管单元 和所述第二二极管单元中的至少一者提供偏置电位。
4. 根据权利要求2所述的设备，其中所述输入位点大体上处于输入电位，且其中所述 设备进一步包括缓冲器单元；所述缓冲器单元与所述输入位点且与所述第一二极管 单元和所述第二二极管单元中的至少一者耦合，以用于向所述第一二极管单元和所 述第二二极管单元中的至少一者提供偏置电位；所述缓冲器单元与所述输入位点且与所述第三二极管单元和所述第四二极管单元中的至少一者耦合，以用于向所述第 三二极管单元和所述第四二极管单元中的至少一者提供偏置电位；所述偏置电位大体上与所述输入电位相等。
5. 根据权利要求1或2所述的设备，其中所述第一二极管单元和所述第二二极管单元 中的至少一者包括二极管耦合的晶体管单元。
6. 根据权利要求2所述的设备，其中所述第一、第二、第三和第四二极管单元中的至 少一者包括二极管耦合的晶体管单元。
7. 根据权利要求14所述的设备，其中所述二极管耦合的晶体管单元是经配置以实现 串联连接的多个二极管单元的多个二极管耦合的晶体管。
8. 根据权利要求1、 2、 4、 6或7所述的设备，其中所述预定操作条件是从所述输入 位点到所述第一功率轨和所述第二功率轨中的至少一者的静电放电。
9. 一种用于减少系统的输入位点与至少一个功率轨之间的电流泄漏的方法；所述方法 针对所述至少一个功率轨的每个各别选定功率轨包括以下步骤(a) 以非特定次序(1) 提供耦合在所述输入位点与耦合位点之间的第一二极管单元；以及(2) 提供耦合在所述耦合位点与所述各别选定功率轨之间的第二二极管单元；(b) 以非特定次序-(1) 配置所述第一二极管单元，以在所述设备的正常操作期间实现跨越所述第 一二极管单元的大体上零电位降；以及(2) 配置所述第二二极管单元，以在所述设备的正常操作期间不呈现正向偏置； 以及(c) 在所述设备的预定操作条件期间，协作地操作所述第一和第二二极管单元， 以实现所述输入位点与所述各别功率轨之间的电流流动。
10. 根据权利要求9所述的方法，其中所述输入位点大体上处于输入电位，且其中所述 方法包括以下进一步步骤-(d) 在步骤(a)中包含，以非特定次序提供与所述输入位点且与所述第一二极 管单元和所述第二二极管单元中的至少一者耦合的缓冲器单元；以及(e) 在步骤(b)中包含，以非特定次序配置所述缓冲器单元，以向所述第一二极管单元和所述第二二极管单元中的至少一者提供偏置电位；所述偏置电位大体上与所述输入电位相等。
11. 根据权利要求9或10所述的方法，其中所述预定操作条件是从所述输入位点到所 述各别功率轨的静电放电。
全文摘要
本发明提供一种用于减少系统的输入位点(34)与至少一个功率轨(36、38)之间的电流泄漏的设备(30)，其针对每个各别功率轨包含(a)第一二极管单元(56、57)，其耦合在所述输入位点与耦合位点(61、65)之间。所述第一二极管单元经配置以在所述设备的正常操作期间实现大体上零电位降，(b)第二二极管单元(58、59)，其耦合在所述耦合位点与所述各别功率轨之间。所述第二二极管单元经配置以在所述设备的正常操作期间不呈现正向偏置。在所述设备的预定操作条件期间，所述第一和第二二极管单元协作以实现所述输入位点与所述各别功率轨之间的电流流动。
文档编号H02H9/00GK101379672SQ200680040036
公开日2009年3月4日 申请日期2006年10月25日 优先权日2005年10月25日
发明者乔纳森·斯考特·布罗德斯基, 戴维·约翰·鲍德温, 罗伯特·迈克尔·斯坦霍夫 申请人:德州仪器公司