电荷泵电路以及升压电路的制作方法

专利名称：电荷泵电路以及升压电路的制作方法
技术领域：
本发明涉及的是一种半导体电压产生电路，尤指一种使用金氧半晶体管的电 压倍增电路，尚指一种使用半导体集成电路制程制作包含有电荷泵的电压倍增电路。
背景技术：
近来，为了通讯与数据处理的现代化行动仪器或可携式仪器所开发的电子装 置，具有持续降低供应电压与使用单一供应电压的强烈趋势。时下大部分使用单 一供应电源的集成电路(integrated circuit; IC)需配合芯片内建(on-chip)电压产生器 或倍增器电路，用以产生一高在供应电源所提供的电压。通常，这个被提高的电 压才是IC芯片中部分电路维持正常功能所需的供应电压。举例来说，各式半导体 记忆装置IC都包含有这一部分的电路，例如随机存取内存(RAM)电路，或特别的 非挥发性随机存取内存(NV-RAM)装置。
请参阅图1A，是现有三级(3-stage)设计的单反相频率电压倍增电路。所述的 电路显示串接的电荷泵(charge pump; CP)级，全部使用易于整合的金氧半(MOS) 晶体管与MOS电容组件，其中MOS晶体管是以二极管配置连接，而电容也以 MOS晶体管实施。各CP级是由两个串接的电荷转移级(charge transfer stage; CT/CTs)构成，例如CTsl 11与CTs2 12。各CT级是由一二极管式连接的MOS 晶体管(例如Dl. 14a或D2 14b)与一电荷储存MOS电容(例如CI 13a或C2 13b)所 组成。各CT级具有输入节点与输出节点，例如CTsl的节点为Nl 24与N2 26, CTs2的节点为N2与N3 28。上述电路的级数为三，是^f艮据下列定义而来。举例 来说，CP级10应包含二极管Dl与D2与对应的电容CI与C2，称的为第一级 10。电容CI与C2分别供应互补的控制(频率)信号到节点Nl与N2,其中所有奇 数(或偶数)CT级被供以BSTA 25a，而所有偶数(或奇数)CT级则被供以BSTB 25b， 其中BSTB是与BSTA反相。节点NVDD 20的输入供应电压VDD经由 一输入隔 离二极管DVDD 18输入连接Dl与CI的节点Nl。连接D2的输出节点N3最后
导向后续的CP级，在本例中，只有一个后续的CP级，也即CTs3 17，由MOS 电容C3 15与二极管式连接的MOS晶体管D3 16，其中，电容C3供应频率信号 BSTA至二极管D3的一电极。二极管D3的另 一电极则供应所述的倍增电路的输 出电压VPP 29至一负载电容Cload 19,负载电容Cload的另一端则连接至供应电 压VSS 27或接地。另外，对应各二极管与电容接点D1-C1、 D2-C2与D3-C3的 各节点24、 26与28的电压则分別标示为VI、 V2与V3。
图1B是描述图1A中电路的反相控制频率信号的时序图，图中时间t为基底 显示互补频率信号BSTA与BSTB的电位VBST。图1C分别描述现有电压倍增电 ^各在互补频率信号BSTA与BSTB驱动运作时，三个内部节点Nl、 N2与N3的 电压V1、 V2与V3，假设所有二极管顺向电压降(V.sub.th)相等，忽略所有寄生电 容(stray capacitance),且输出节点29无输出负载电流。图1A的电路可才是供节点 Nl —供应电压减临界电压的节点电压VI (VhVDD-V.sub.th)。每一级可得电压增 f(.DELTA.V)=VBST;若VBST=VDD，则电压增量(.DELTA.V)达到VDD;得输 出电压VPP=Vl+3x(.DELTA.V-V.sub.th)=VDD-V.sub.th+3x(.DELTA.V-V.sub.th)。 然而，频率信号BSTA与BSTB的振幅VBST、升压电容C1、 C2与C2、寄生电 容(Cs)以及负载电流等，都是限制各升压级电压增益的因素。故在这些限制的 下，.DELTA.V为可达到的电压增量。前一级电容的电荷若要完全传送到后一级 电容，其电压增量.DELTA.V必须大于晶体管的临界电压V.sub.th,也即二极管的 顺向电压降。
在此一CP电路中，供应电压较低时，各CP级中二极管的电压降将会严重影 响其可达到的最后输出电压。故不断的改善CP电路。而如何达成较高效率的解 决方案也成为设计者——大挑战。以下略述各式专利案提出的方案。美国专利第 6,501,325号公开低供应电压高效率交叉耦合(cross-coupled)高电压电荷泵，所述的 装置包含一些交叉耦合电荷泵级，其配置可根据(i)供应电压、(ii)第一信号与(iii) 第二信号而产生一输出电压，其中所述的输出电压大于所述的供应电压。美国专
利第7,023,260号描述一包含复数个并联电荷泵级的电荷泵电路及其方法，其中一
实施例包含有并联的两串串联电荷泵级。其中，每一串中的各电荷泵级是在至少 一节点受空在另一串中对应的电荷泵级。
在现有技术中，有各种不同技术用以达成在整合电压产生器的电路中提供较 高运作效率的目标。然而，这些常用的技术部分是较复杂的，且在制作成本较高。 若能在两方面都降低其成本，将是对产业有重大帮助的。
虽然上述专利所描述的电路与/或方法与本发明的技术领域相近，但与本发明 所述的电路、系统、特别是方法，仍具有本质上的差异。

发明内容
本发明的主要目的，在于提供一种利用一电荷泵(Charge Pump; CP)电路的电 压倍增器应用，用在高电压的产生，并具有低功耗与高转换效率。
本发明的次要目的，在于提供一种电压倍增电路，可利用单一型式的MOS 晶体管(即PMOS或NMOS)提供正或负电压。
本发明的又一目的，在于提供一种可产生高电压的升压电路，可任意由正、 负供应电压或地电位产生正高电压或负高电压。
本发明的又一目的，在于提供一种可产生高电压的升压电路，利用三重井 MOS技术实施电压倍增电路IC，可降低所整合的MOSFET晶体管的临界电压。
本发明的又一目的，在于提供一种可产生高电压的方法，利用MOSFET组件 在电压倍增电路中实现三重井技术，并追踪其基体电压(bulk voltage)使的尽可以 靠近无条件必须工作点。
本发明的又一目的，在于提供一种可产生高电压的升压电路的设计方法，可 用以展开具有任意数目CP级的电路者。
本发明的又一目的，在于提供一种可产生高电压的升压电路的设计方法，可 解除整合电路中重要的MOSFET组件多余的氧化物压力者。
为达成上述目的，本发明提供一种电荷泵电路，以一第一组控制频率信号与 一第二组控制频率信号驱动，包含有 一第一电路级，以所述的第一组控制频率 信号驱动； 一第二电路级，以所述的第二组控制频率信号驱动；所述的第一电路 级包含有一第一晶体管， 一第二晶体管连接在所述的第一晶体管的两端点间，与 一第三晶体管连接在所述的第一电路级与所述的第二电路级之间，所述的第二电 路级包含有一第二晶体管， 一第五晶体管连接在所述的第四晶体管的两端点间， 与一第六晶体管连接在所述的第一电路级与所述的第二电路级之间；其中，所述 的电荷泵是由所述的第一与第二组控制频率信号驱动，当所述的第一晶体管完全 导通时所述的第三晶体管也完全导通。
本发明尚提供一种升压电路，实现一电压倍增装置所使用的高电压产生器的 电荷泵，包含有一相对于一虛拟中线为对称配置的基本电路结构，由一组三对的 多相控制频率信号控制，其中第一对为互补信号或第二与第三对信号中分别有一
信号相对另一信号相移半个频率周期，所述的电路包含有 一输入级； 一输出级； 至少一双电路方块级，各级具有重要的四极或二端口特征，即各级具有一对路方 块，各电^各方块具有一输入端与输出端此外所述的双电i 各方块尚具有两对辅助端 点，各电路方块为镜像对称，具有相同结构、布局与相同数量与类型的组件；一 对平行虚拟轨道，提供所述的输入级、至少一所述的双电路方块与所述的输出级 间可能成线的连接，平行并对称在所述的虚拟中线；与一任意数量的主节点对的 序列，位于所述的对平行虚拟轨道，其中各主节点对的两节点分别位于两平行虚 拟轨道上。


图1A为现有具有三级电荷转移的单反相频率电压倍增电路图； 图1B为图1A所示电路的互补(反相)控制频率信号的时序图； 图1C是现有电压倍增电路内部节点Nl、 N2与N3在运作中的电压图； 图2A至图2E是本发明电压产生装置第一实施例的电路图，提供一三级电压 倍增电路。各级包含有以MOS晶体管实现的电荷转移切换； 图2A是本发明三级电压倍增器的详细电路图2B是本发明一级升压电路的电路图，其中电荷转移切换子电路是以 CTS2aAs与CTS2aBs (s^，2，3)方块表示；
图2C是如图2A所示三级电压倍增电路的方块图，其中以图2B的CTS方块 表示部分电^各，以简化图式；
图2D是如图2A所示实施例运作所需的多相控制信号的时序图2E为三个级别之内部节点的电压图3A是本发明另一实施例的详细电路图。其三级电压倍增装置使用三重井 IC制造技术；
图3B是本发明又一实施例的电路图。本实施例的三级电压倍增装置可产生 一正输出电压；
图3C是本发明又一实施例的电路图。本实施例的三级电压倍增装置可产生
一负输出电压；
图3D是如图3C所示实施例所需的多相频率控制信号的时序图； 图4A是如图2A所示实施例所需的多相控制信号较详细的时序图； 图4B是如图2A所示实施例在图4A中六个时段的切换操作表。 附图标记说明10-电荷泵级；100-电路方块；101-节点；102-节点；103 一二极管；104-二极管；105-输入节点；106 —MOSFET; 107 — MOSFET; 11 -电荷转移级；110-节点；112-节点；114-节点；115-节点；117-节点；119 -节点；12-电荷转移级；120-节点；122-节点；124-节点；125-节点；127 -节点；129-节点；132-节点；134-节点；137-节点；139-节点；13a-电 容；13b-电容；14a-晶体管；14b-晶体管；15-电容；150-输出节点；155 -负载电容；16-晶体管；160-地电位；17-电荷转移级；18-二极管；19 -负 载电容；20-节点；200 -内部节点；201 - MOSFET; 202 - MOSFET; 203 -MOSFET; 204 - MOSFET; 205 — MOSFET; 206 — MOSFET; 07—内部节点；208 -内部节点；209 -内部节点；210-电荷转移切换方块；211 -电荷转移切换方块； 212 -电荷转移切换方块；13-电荷转移切换方块；220 -外部端点；225 -外部端
占
,泉 占
230 -外部端点
250 -外部端点 260 -外部端点
235 -外部端点
255 -外部端点 265 -外部端点
24-节点；240-外部端点；245 -外部端
25a-控制信号；25b-控制信号；26 -节 27-供应电压；270-外部端点；275 -夕卜 部端点；28-节点；29-输出电压；290 -电荷转移切换方块；291 -电荷转移切 换方块；292 -电荷转移切换方块；293 -电荷转移切换方块；300 -预充电级A 部；309 -预充电级B部；310-CP级A部；319-CP级B部；320 -CP级A部； 329 -CP级B部；330 -CP级A部；339 -CP级B部；510-主节点；520 -主节 点；530 -主节点；540-主节点；700-预充电级A部；705 -负供应电压；709 —预充电级B部；710 —CTS电^各；719 —CTS电^各；720 -CTS电^各；729 — CTS 电路；730 —CTS电路；739 —CTS电路；750 —负输出电压；755 -负载电容。
具体实施例方式
以下结合附图，对本新型上述的和另外的^^支术特;f正和优点作更详细的i兌明。 请参阅图2A，是本发明第 一 个新设计具有电荷泵的电压倍增电路的详细电路 图，具体实现为一 MOS整合电路。如图所示，其主要具有三个串联的电荷泵
(Charge Pump; CP)级，各CP级分别串联互补主要节点(complementary main node), 如N1A(101)与N2A(115)与N1B(102)与N2B(110)、 N2A与N3A(125)与N2B与 N3B(120)、以及N3A与N3B与NVPP(150)，从而将输出电压VPP传送到负载电 容Cload(155)。本发明所提供电压倍增电路的共同特征为其对称结构，对称在连 接输入节点NVDD(105)与输出节点NVPP的虚拟线。各CP级分别以 一对电荷转 移级(Charge transfer stage; CTS)电^各对称i殳置而成，分别控制其对应的主节点间 的电荷转移，其一般形式独立绘制如图2B。三对多相控制频率信号，即BST1A、 BST2A与BST3A以及其反相的BST1B、 BST2B与BST3B，分别输入各CP级的 CTS对，用以控制其升压过程。这些控制频率信号分别显示在图2D。控制频率信 号都经由MOS晶体管配置而成的电容设置电压倍增电路的三对主要节点(在各CP 的夕卜)与三个双重对的辅助节点(在各CP之内)，以供应能量到九对不同的节点中。 其中三对互补主要节点分别为N1A与N1B、 N2A与N2B与N3A与N3B。三个 双重对的辅助节点分别为:N1AP(117)、 N1APP(119)、 N1BP(112)、与N1BPP(114)、 N2AP(127) 、 N2APP(129) 、 N2BP(122)与 N2BPP(124)、 与 N3AP(137)、 N3APP(139) 、 N3BP(132)与N3BPP(134)。
图2B中显示一 CP级的一般形式，其电荷转移切换(Charge transfer switch; CTS)电路方块对CTS2aAs(210)与CTS2aBs(290)是对称配置。其中A代CP级的 上部CTS， B则为下部CTS， s为级次，在本实施例中s=l、 2、 3。上部的A部 CTS结构可镜射而成为B部CTS,反的也然。故各部的CTS具有相同数量的组 件，例如A部CTS包含有三个MOSFET MNsA(204) 、 MNsAP(206)与 MNsAPP(202),两个内部节点NsAP(208)与NsAPP(200)，六个外部端点1(220)、 0(230)、 X(240)、 Y(250)、 P(260)与PP(270)。本案的命名规则如下，M为MOSFET， P与PP为升压端点(pump terminal), I为输入，O为输出，X与Y表示交叉端点， s为级次。相对应地，B部CTS包含有三个MOSFET MNsB(203)、 MNsBP(205) 与MNsBPP(201)，两个内部节点NsBP(207)与NsBPP(209),六个外部端点1(225)、 0(235)、 X(245)、 Y(255)、 P(265)与PP(275)。其中，外部端点为简化而耳又与A部 相同代号，j旦实际上应因各例而有不同。A部与B部CTS中的晶体管MNsA、 MNsB将因设置适当的控制频率或升压信号至对应的端点P与PP而切换为二极管 配置(diode configuration),致使电荷由输入端I转移至输出端0。
请参阅图2C,其中利用上述CP级一般形式的方块重新绘制电路。各CP级 分别包含A部与B部CTS,其中主要节点NnA、NnB连接端点I,N(n+l)A、N(n+l)B 连接端点O。其中n代表CP级的级次与主要节点对的序次。
检视图2C,其电路方块100具有输入节点NVDD(105)，做为初始预充电级， 控制着节点N1A(101)与N1B(102)的行为。而电路方块100本身则被电容性耦合 (capacitively coupled)的控制频率信号BST1A、 BST1B与BST2A、 BST2B间接控 制。其中BST2A与BST2B是分别由第一CP级A部与B部CTS的升压端点P(l 17) 与P(112)输入。检视图2A,其中显示连接至VDD的共同节点NVDD(105)被四个 MOSFET所包围，各MOSFET的漏极连接共同节点NVDD。前两个晶体管的栅 极也连接到共同节点105而形成二极管配置，如DN0A(103)与DN0B(104),而其 源极则分别连接节点N1A与N1B 。后两个晶体管的源才及分别连接节点N1A与N1B 而做为开关使用，如MN0A(107)与MN0B(106)。其栅极分别连接至节点N1BP(112) 与N1AP(117)，而这两个节点同时分别为第一 CP级的B部与A部CTS的升压端 点P,分别设置控制频率信号BST2B与BST2A。
请回到图2C，方块图的表现方式将有助在解释六个控制频率信号BST1A、 BST2A、 BST3A、 BST1B、 BST2B与BST3B与各CP级的CTS部与CT电容与控 制频率信号或升压信号之间的相互作用与关系。图2A中的主要节点N1A(101)、 N2A(115)、 N3A(125)与N1B(102)、 N2B(110)、 N3B(120)与NVPP(150)即分别为各 CP级的输入与输出端I与0。而辅助节点N1AP(117)、 N1APP(119)、 N1BP(112)、 N1BPP(114)、 N2AP(127)、 N2APP(129)、 N2BP(122)、 N2BPP(124)、 N3AP(137)、 N3APP(139)、 N3BP(132)与N3BPP(134)则分别为各CP级A部与B部CTS的升 压端点P与PP。经解释后，上述命名的选择应是易于识别的。而CP1A、 CP1B、 CP2A、 CP2B、 CP3A、 CP3B、 CP1AP、 CP1APP、 CP1BP、 CP1BPP、 CP2AP、 CP2APP、 CP2BP、 CP2BPP、 CP3AP、 CP3APP、 CP3BP、 CP3BPP等电容酉己置曰曰曰 体管的命名协同节点的命名也相当易于辨识。初始预充电级100根据频率信号的
控制而将节点NVDD(105)的供应电压VDD分布到三级电压倍增电路对称的A分 支与B分支，其中三个CP级的A部(210)与B部CTS(290)都以相同的方式串联， 并且都由经电容配置晶体管设置电路的控制频率信号或升压信号控制，以在节点 NVPP产生升压的输出电压VPP至负载电容Cload(1.55)。因此，所述的电i 各具有 三对相同的CTS电路方块做为CP级，并配合三对控制频率信号运作。CTS电路 方块的通用命名为CTS2aAs(210)与CTS2aBs(290)，其中，CTS2aAl (211)与
CTS2aBl(291)为第一 CP级，CTS2aA2(212)与CTS2aB2(292)为第二 CP级， CTS2aA3 (213)与CTS2aB3(293)为第三CP级。主要节点N1A、 N1B与N3A、 N3B 分别接收控制信号BST1A与BST1B，N2A与N2B则以互补方式分别接收BST1B 与BST1A。辅助节点P与PP的信号接收方式也类似在上述。其中，第一与第三 CP级A部与B部CTS的辅助节点或升压端点P与PP分别接收控制信号BST2A 与BST3A与BST2B与BST3B，第二 CP级则为交4昔的方式，即A部CTS的升压 端点P与PP分别接收控制信号BST2B与BST3B， B部的升压端点P、 PP分别接 收BST2A、 BST3A。
请参阅图2D,是本发明六个重要多相控制信号的时序图，可分为三对控制频 率信号BST1A、 BST2A、 BST3A与BST1B、 BST2B、 BST3B，用以驱动图2A至 图3D中的电路。这些周期性信号的一个基本周期被细分为六个时间区间T1-T6, 各时间区间在运作时的作用将在后述段落详细解说。
请参阅图2E,是图2A或图2C所示电路在图2D所示的多相控制频率信号驱 动下，三个内部节点N1A、 N2A与N3A的电压VI、 V2与V3的时序图。其中需 包含下列前提各CTS方块与多相控制信号的配合为几乎无临界电压或无二极管 顺向电压降，也即电荷的分享为近乎理想，或者电荷转移为接近完全的。所有寄 生电容蜂皮忽略；且输出节点NVPP(105)的电压为VPP而无负载电流。则输出电压 可达到VPP=Vl+3x(.DELTA.V)，其中(.DELTA.V)是如前所述。VI、 V2、 V3分 别为节点Nl、 N2、 N3升压前的电位。V1+(.DELTA.V)、 V2+(.DELTA.V)、 V3+(.DELTA.V)分别为节点Nl、 N2、 N3升压后的电位。
以下将描述本发明 一 重要实施例，应用上述作业原理并使用成熟的半导体生 产技术。
请参阅图3A,本实施例的电路与图2A所示实施例几乎相同。其中，MOSFET 是制作为三重井结构，这意味着各晶体管的基体电压(bulk voltage)将可被建立而 维持在各级中都能保有相同的作业条件。三重井的MOSFET结构是将一 NMOS 晶体管埋入在一被隔离或被深埋的P井(P-Well)区，其主要是在一P型基板中以N 井环绕而分离出来，并在基部形成一深N井层，故埋入NMOS晶体管的P井将 被提高，也即其电压将可被适当调整而降低其基板效应(body effect),从而降低临 界电压降，并可降低埋入NMOS晶体管的栅极氧化物的应力。
图3A中显示如何将控制频率信号BST1A、 BST1B做为适当的电压信号连接
到整个电路中各MOSFET组件的基板。其中，初始预充电级A部300、奇数级A 部(310、 330)与偶数级B部(329)各CTS中的所有MOSFET应连接信号BST1A， 而初始预充电级B部309、奇数级B部(319、 339)与偶数级A部(320)各CTS中的 所有MOSFET应连接信号BST1B。
请参阅图3B，是本发明另一实施例的电路图，其中第二与第三CP级的基板 提升电压是由于前的主节点提供，并取代原来的控制频率信号BST1A与BST1B。 此一构造可提供还接近的基板电压追踪，故可展开至还多的级次。因为总是使用 前一 CP级的节点电压来提升本CP级的基板电压，此结构被命名为跳蛙基板电压 追纵结构(leap-frog bulk potential tracking principle)。为简化起见，这些电压分别 被命名为VN1A、 VN1B、 VN2A与VN2B。其中，第一 CP级的基板提升电压仍 为控制频率信号BST1A与BST1B。技术上简要复述本实施例的优点由于使用 三重井构造，埋入的NMOS晶体管的P井将被拉升，也即其电位将被提高而可减 少基板偏压效应、降低临界电压降、利于基板电压追纵，并可减少栅极氧化层的 应力。较高级次埋入NMOS晶体管(第二与第三CP级)的P井是连接主节点N1A 510、 NIB 520、 N2A 530与N2B 540,电压分别为VN1A、 VN1B、 VN2A与VN2B， 如上所详述者，而其它埋入NMOS晶体管(A部与B部初始预充电级与第一 CP 级)的P井则仍分别连接控制频率信号BST1A与BSTIB。
若要由低电压或地电位产生高电压的负输出电压，以下的通用转换方法是较 推荐的。由本发明上述的多CP级正电压倍增电路实施一多CP级负电压倍增电路 需要以下步骤
以对应的PMOS晶体管取代所有NMOS晶体管；
以负的低供应电压VSS或地电位替换正的低供应电压VDD;
将所有多相控制频率信号反相，也即将所有(BST…)信号转换为反相的(BST—bar...)信号。
请参阅图3C，是本发明另一实施例的电路图，用以产生负电压。其主要是将 上述的转换方法直接应用在图3B所示实施例完全相同的电路结构。
图中显示所有MOS组件是由PMOS晶体管构成电容式连接的PMOS晶体 管CP1A、 CP1B、 CP2A、 CP2B、 CP3A、 CP3B、 CP1AP、 CP1APP、 CP1BP、 CP1BPP、 CP2AP、 CP2APP、 CP2BP、 CP2BPP、 CP3AP、 CP3APP、 CP3BP与CP3BPP; 二 极管式连接的PM:OS晶体管DP0A与DP0B;开关式PMOS晶体管MP()A、MP1A、
MP2A、 MP3A、 MPOB、 MP1B、 MP2B、 MP3B、 MP1AP、 MP2AP、 MP3AP、 MP1BP、 MP2BP、 MP3BP、 MP1APP、 MP2APP、 MP3APP、 MP1BPP、 MP2BPP与MP3BPP。
已述的对称性布局仍继续维持，故初始预充电级的A部700与B部709的后分别 连接三个CP级的A部CTS电路(710、 720、 730)与B部CTS电路(719、 729、 739)。 负供应电压VSS或地电位(705)与负输出电压VBB(750)是以GND(160)为参考电 位，被升高的输出电压VBB同样作用在负载电容Cload(755)。
请参阅图3D,是频率控制信号BST1A—bar、 BST2A—bar、 BST3A—bar与 BST1B—bar、 BST2B_bar、 BST3B—bar的时序图，用以将负供应电压VSS或地电 位升压至负输出电压VBB, —特征基本周期被细分为六个时间区间Tl-T6。与图 2D进行比较，很明显的只有各信号的极性相反，故分别以加注「_bar」命名。本 发明的电压倍增电路可达到的理想最高输出电压分列如下
1. 电压倍增电路(如图3B所示)在供应电压为VDD,且控制频率信号振幅为VDD 时的输出电压
VPP(理想最高值^VDD+(CP级数)xVDD
2. 电压倍增电路(如图3C所示)在供应电压为VSS，且控制频率信号振幅为VDD 时的输出电压
VBB(理想最高值)VSS+(CP级数)x(-VDD^ (CP级数)x(-VDD)，若VSS=0。 请参阅图4A与图4B，显示本发明图2A至图2E所示基本形式实施例的详细 运作与功能。图4A显示所有控制频率信号BST1A、 BST2A、 BST3A与BST1B、 BST2B、 BST3B与三个节点电压VN1A、 VN1AP与VN1APP的时序图。如上所 述，各控制频率信号的振幅为供应电压VDD。为简化起见，控制频率信号的高电 位VDD称为高电位HIGH,零电位称为低电位LOW。图4B的图表显示电路中九 个NMOS晶体管在六个时间区间Tl-T6的切换状态。这些开关式MOSFET MNOA、 MN1A、 MN1AP、 MN1APP、 MN1B、 MN1BP、 MN1BPP、 MN2A与MN3A因其 代表性的地位而#皮选才奪。
图4A:为第一 CP级的控制频率信号BST1A、 BST2A、 BST3A与BST1B、 BST2B、 BST3B与节点电压VN1A、 VN1AP与VN1APP的波形时序图。
图4B:表列所选择开关式MOSFET，如初始预充电级的MN0A、第一 CP级 的MN1A、 MN1AP、 MN1APP、 MN1B、 MN1BP与MN1BPP、第二 CP级的MN2A 与第三CP级的MN3A，在时间区间Tl-T6的状态。
其中，O表示MOS开关为完全导通(无临界电压降)。X表示MOS开关为完 全断路。 表示MOS开关部分导通(具临界电压降效应)。
在深入以下说明的前，两个重要的事实必须再次提醒电路中的各节点连接 电容(电容配置MOSFET)的一端，且电容的另一端连接一控制频率信号，故这些 节点可经由适当的电容充电而提升电位。
请参阅图4A、图4B与图3B，以下将依序说明所述的电路在时间区间Tl-T6 的活动。
时间区间Tl控制频率信号BST1A与BST3A由低电位LOW转变为高电位 HIGH,主节点N1A的电压VN1A与辅助节点N1APP的电压VN1APP被-提升到 较高电压可令晶体管MN1APP完全导通，晶体管MN1A不完全导通，故将有临 界电压降效应。晶体管MN1APP完全导通，可在辅助节点N1AP对电容CN1AP 充电而将节点电压VN1AP提高到主节点N1A的电位VN1A，故晶体管MN1A形 成一二才及管连4妄在主节点N1A与N2A之间。晶体管MN1A为部分导通而开始节 点N1A与N2A间的电荷分享程序。辅助节点N1AP的电压VN1AP用以令晶体管 MNOB导通而在主节点N1B对电容CN1B预充电至电压VDD。在时间区间Tl的 最后，控制频率信号BST3A转变为低电位LOW，晶体管MN1APP被转为断路。
时间区间T2控制频率信号BST2A转变为高电位HIGH,因晶体管MN1APP 被转为断路，辅助节点N1AP的电压VN1AP被提升到高在时间区间Tl所达到的 电位。故辅助节点N1AP的电压VN1AP可令晶体管MN0B、 MN1A与MN1AP 完全导通。完全导通的晶体管MN0B是用以将主节点N1B的电压VN1B预充电 至电压VDD。完全导通的晶体管MN1A因无临界电压降而可将主节点N1A的电 容CN1A的电荷无损倾倒至主节点N2A的电容CN2A。故主节点N1A的电荷完 全被主节点N2A分享。当主节点N1A与N2A间的电荷分享过程结束，主节点 N1A的电压VN1A将降至VN1A0而与主节点N2A的电压VN2A相同。完全导通 的晶体管MN1AP是用以将辅助节点N1BPP预充电至主节点N1A的电压VN1A。 故在时间区间T2结束时，辅助节点N1BPP的电压VN1BPP与VN1A0相等。通 过类似的推演，可得辅助节点N1APP的电压VN1APP在时间区间T5结束时与 VN1B0相等。
曰于间区间T3控制频率信号BST3 A再次转变为高电位HIGH,辅助节点N1 APP 的电压VN1APP被提升至一较高电位。此较高电位可令晶体管MN1APP完全导
通。完全导通的晶体管MN1APP是用以将辅助节点N1AP的电容CN1AP由高电 位VN1AP放电至主节点N1A的电位VN1A，此时晶体MN1A在主节点N1A与 N2A之间形成一二极管连接。在时间区间T3结束时，控制频率信号BST1A、BST2A 与BST3A转为低电位LOW,故主节点N1A的电压VN1A与辅助节点N1AP的电 压VN1AP都转为低电位LOW。
时间区间T4控制频率信号BST1B与BST3B转为高电位HIGH,主节点NIB 的电压VN1B与辅助节点N1BPP的电压VN1BPP被提升到较高的电位，可令晶 体管MN1BPP完全导通，令晶体管MN1B部分导通而存在有临界电压降效应。完 全导通的晶体管MN1BPP对辅助节点N1BP的电容CN1BP充电使节点电压 VN1BP提升至主节点NIB的电压VN1B,故晶体管MN1B在主节点NIB与N2B 之间形成二极管连接。部分导通的晶体管MN1B将开始主节点NIB与N2B间的 电荷分享程序。辅助节点N1BP被提升的电压VN1BP被用以将晶体管MN0A转 导通而对主节点N1A预充电至VDD。时间区间T4结束时，控制频率信号BST3B 转为低电位LOW而令晶体管MN1BPP转为断^各。
时间区间T5控制频率信号BST2B转为高电位HIGH，因晶体管MN1BPP为 断路，辅助节点N1BP的电压VN1BP被提升到高在于时间区间T4所达到的电位。 故辅助节点N1BP的电压VN1BP可令晶体管MN0A、MN1B与MN1BP完全导通。 完全导通的晶体管MNOA是用以将主节点N1A的电压VN1A预充电至电压VDD。 完全导通的晶体管MN1B因无临界电压降而可将主节点N1B的电容CN1B的电 荷无损倾倒至主节点N2B的电容CN2B。故主节点N1B的电荷完全被主节点N2B 分享。当主节点N1B与N2B间的电荷分享过程结束，主节点N1B的电压VN1B 将降至VN1B0而与主节点N2B的电压VN2B相同。完全导通的晶体管MN1BP 是用以将辅助节点N1APP预充电至主节点N1B的电压VN1B。故在时间区间T2 结束时，辅助节点N1APP的电压VN1APP与VN1B0相等。
时间区间T6控制频率信号BST3B再次转变为高电位HIGH，辅助节点N1BPP 的电压VN1BPP被提升至一较高电位。此较高电位可令晶体管MN1BPP完全导通。 完全导通的晶体管MN1BPP是用以将辅助节点N1BP的电容CN1BP由高电位 VN1BP放电至主节点N1B的电位VN1B,此时晶体MN1B在主节点N1B与N2B 之间形成一二极管连4妻。在时间区间T6结束时，控制频率信号BST1B、 BST2B 与BST3B转为低电位LOW，故主节点N1B的电压VN1B与辅助节点N1BP的电
压VN1BP都转为低电位LOW。
了解本发明的电路构造与运作的所有必须细节后，以下提供本发明的优点概 要，特别是对于现有技术缺点的改良部分。
首先，在时间区间T2、 T5中，因为没有临界电压降的问题，故主节点间的 电荷分享可被完整执行。
其次，因为没有临界电压降的问题，可使用较少的串联CP级而达到目标的 高输出电压。因为耗电量与串联CP级的数量成正比，故本发明的电路功耗较少。 越少的串联CP级也表示其升压效率较高。
第三，在时间区间T2与T5中，当电荷分享程序进行时，桥接的NMOS晶体 管MN1A是工作在线性区。NMOS晶体管工作在线性区时，其等效电阻较工作在 饱和区时要小。其电荷分享时间缩短而升压电流增加，故可加快做为频率信号产 生器的环型振荡的频率。且因前述的基板电压追纵结构，较高级次CP级的NMOS 晶体管可因其基板电压偏压为前一 CP级的主节点电压而使其临界电压与较低级 次CP级的NMOS相同。故无i仑NMOS晶体管位于4交高级次或4交低级次的CP级， 都会被偏压而导致基板效应几乎相同，其临界电压几乎相同，而其电荷分享速度 也几手相同。其整体效能将不会因串联CP级的数目而受限(现有技术会因CP级 数目不同而有不同)，其升压频率可保持在最佳效能的状态，如同只有一级的升压 电路一般。
第四，由上述可知本发明的各串联CP级阶可提供几乎相同的效能，故相较 在现有技术，本发明的电压倍增电路中串联的CP级数目将不受限制。故本发明 的升压电路只要使用大量的CP级，即具有产生极高电压的潜力。
第五，考虑基板电压追纵结构，在同样的理由的下，较高级次CP级次中的 NMOS晶体管，其栅才及氧化层的应力将不会比4交低级次CP级中的NMOS晶体管 大。故本发明的构造将不会遭遇与现有技术一样的信赖度问题。
以上已将本发明的电路与技术详细描述与说明清楚。检视三重井技术在集成 电路上实现的问题，仍有部分需进一步说明的处以半导体实现MOS技术的制 程，是由以三重井实现适当的MOSFET组件延伸而得(这技术本身并非本发明的 权利要点)，因此，在重要的MOSFET组件使用复杂的基板电压追纵方法，可得 到较好的实际运作条件。因为在标准的MOS制程中加入一些MOSFET实现三重 井的步骤即可强化MOS晶体管，故在此使用本技术非常具有经济效益。三重井 MOSFET结构是将一 NMOS晶体管埋入一被隔离或深埋的P井，其主要是在P 型基板中以N井环绕而分离出来，并在基部形成一深N井层，故埋入NMOS晶 体管的P井区可由P型基板隔离出来，也即其电压不再固定是VSS，其电位可自 由设定来降低基板效应，降低临界电压降并舒緩埋入NMOS晶体管栅极氧化层的 应力。由于三重井结构的PMOS或埋入NMOS晶体管都可做为电容配置电晶使用， 故当以电容型MOS晶体管实现电路中的电容时，所述的电容将可^C应用在正电 压电荷泵电路或负电压电荷泵电路中。 一般而言，埋入NMOS做为电容配置晶体 管会使用在正电压电荷泵电路，而PMOS做为电容配置晶体管使用在负电压电荷 泵电路，如此，因为所有电路使用同 一型态的组件(例如全为NMOS或全为PMOS)， 可避免产生CMOS栓锁的问题。
总结本发明的重要特征，可发现本发明的集成电路实施例提供了新颖的电路 和方法，可由相对较低的正、负供应电压或地电位分别提供大范围的正、负高输 出电压，其中实现了低功耗与快速动态反应的结合，改善了升压效率并可以较少 的CP级达到相同的目标输出电压，以上种种都可提高产品的信赖度与质量。
如上述的较佳实施例与电路分析的评价，相对于现有技术，本发明新颖的系 统、电路与方法提供了高效率与可大量制造的替代方案。
以上所述仅为本发明的较佳实施例，对本发明而言仅仅是说明性的，而非限 制性的。本专业技术人员理解，在本发明权利要求所限定的精神和范围内可对其 进行许多改变，修改，甚至等效，但都将落入本发明的保护范围内。
权利要求
1.一种电荷泵电路，以一第一组控制频率信号与一第二组控制频率信号驱动，其特征在于包含有一第一电路级，以所述的第一组控制频率信号驱动；一第二电路级，以所述的第二组控制频率信号驱动；所述的第一电路级包含有一第一晶体管，一第二晶体管连接在所述的第一晶体管的两端点间，与一第三晶体管连接在所述的第一电路级与所述的第二电路级之间，所述的第二电路级包含有一第二晶体管，一第五晶体管连接在所述的第四晶体管的两端点间，与一第六晶体管连接在所述的第一电路级与所述的第二电路级之间；其中，所述的电荷泵由所述的第一与第二组控制频率信号驱动，当所述的第一晶体管完全导通时所述的第三晶体管也完全导通。
2. 根据权利要求1所述的电荷泵电路，其特征在于所述的第三晶体管完全 导通是用以将所述的第五晶体管的栅极充电至一第一预设电压。
3. 根据权利要求1所述的电荷泵电路，其特征在于所述的电荷泵电路是由 所述的第一与第二组控制频率信号驱动，当所述的第二晶体管完全导通时所述的 第一晶体管为部分导通。
4. 根据权利要求1所述的电荷泵电路，其特征在于所述的电荷泵电路是由 所述的第一与第二组控制频率信号驱动，当所述的第四晶体管为完全导通时所述 的第六晶体管也为完全导通。
5. 根据权利要求4所述的电荷泵电路，其特征在于所述的第六晶体管完全 导通是用以将所述的第二晶体管的栅极充电至一第二预设电压。
6. 根据权利要求4所述的电荷泵电路，其特征在于所述的电荷泵电路是由 所述的第一与第二控制频率信号驱动，当所述的第五晶体管完全导通时所述的第 四晶体管为部分导通。
7. 根据权利要求1所述的电荷泵电路，其特征在于所述的第一组控制频率 信号包含有一第一频率信号、 一第二频率信号与一第三频率信号，分别经由一第 一、 一第二与一第三电容耦合至所述的第一电路级，所述的第二组控制频率信号 包含有一第四频率信号、 一第五频率信号与一第六频率信号，分别经由一第四、 一第五与 一 第六电容耦合至所述的第二电路级。
8. 根据权利要求7所述的电荷泵电路，其特征在于所述的第一电容与所述的第一晶体管连接在一第一节点，所述的第四电容与所述的第四晶体管连接在一 第二节点。
9. 根据权利要求8所述的电荷泵电路，其特征在于还包含有 一第三电路级，以所述的第二组控制频率信号驱动；一第四电路级，以所述的第 一组控制频率信号驱动；所述的第三电路级包含有一第七晶体管； 一第八晶体管连接在所述的第七晶 体管的两端点间，与 一第九晶体管连接在所述的第三电路级与所述的第四电路级 之间，所述的第四电路级包含有一第十晶体管， 一第十一晶体管连接在所述的第 十晶体管的两端点间，与 一第十二晶体管连接在所述的第三电路级与所述的第四 电3各l及之间；其中，所述的第三电路级耦合至所述的第一电路级，所述的第四电路级耦合 至所述的第二电路级；其中，所述的第三电路级的各晶体管的基板是由所述的第二节点的电压驱动， 所述的第四电路级的各晶体管的基板是由所述的第一节点的电压驱动。
10. 根据权利要求7所述的电荷泵电路，其特征在于所述的第一电路级的 各晶体管的基板是由所述的第一频率信号驱动，所述的第二电路级的各晶体管的 基板是由所述的第四频率信号驱动。
11. 根据权利要求7所述的电荷泵电路，其特征在于所述的第一频率信号 与第四频率信号的相位差为第一频率信号的半个周期，第二频率信号与第五频率 信号的相位差为第二频率信号的半个周期，第三频率信号与第六频率信号的相位 差为第三频率信号的半个周期。
12. 根据权利要求7所述的电荷泵电路，其特征在于第一至第六电容为晶 体管型电容。
13. 根据权利要求1所述的电荷泵电路，其特征在于所述的第一电路级与 第二电路级的各晶体管为N型晶体管。
14. 根据权利要求1所述的电荷泵电路，其特征在于所述的第一电路级与 第二电路级的各晶体管为P型晶体管。
15. —种升压电路，实现一电压倍增装置所使用的高电压产生器的电荷泵， 包含有一相对于一虚拟中线为对称配置的基本电路结构，由一组三对的多相控制 频率信号控制，其中第一对为互补信号或第二与第三对信号中分别有一信号相对 另一信号相移半个频率周期，所述的电路包含有一输入级； 一输出级；至少一双电路方块级，各级具有重要的四极或二端口特征，即各级具有一对 路方块，各电路方块具有一输入端与输出端此外所述的双电路方块尚具有两对辅 助端点，各电路方块为镜像对称，具有相同结构、布局与相同数量与类型的组件；一对平行虚拟轨道，提供所述的输入级、至少一所述的双电路方块与所述的 输出级间成线的连接，平行并对称在所述的虚拟中线；与一任意数量的主节点对的序列，位于所述的对平行虚拟轨道，其中各主节点 对的两节点分别位于两平行虚拟轨道上。
16. 根据权利要求15所述的升压电路，其特征在于各主节点对的各主节点 分别连接有一电容配置的MOSFET,并经由所述的电容设置所述的控制频率信号 对的其中一频率信号，将各电容当耦合电容使用。
17. 根据权利要求15所述的升压电路，其特征在于所述的输入级为一初始 预充电级。
18. 根据权利要求17所述的升压电路，其特征在于所述的初始预充电级包 含有四MOSFET组件， 一对输入端， 一对辅助输入端， 一对输出端与一供应电压 端点，并由所述的供应电压端点设置一供应电压。
19. 根据权利要求18所述的升压电路，其特征在于所述的四MOSFET组 件分为两对，第一对为二极管配置，其阳极分别连接所述的供应电压端点，其阴 极分别连接所述的对输入端的其中一输入端，第二对为开关式运作，其漏极连接 供应电压端点，其源极分别连接所述的对输出端的其中一输出端，其栅极分别连 接所述的对辅助输入端的其中 一辅助输入端。
20. 根据权利要求18所述的升压电路，其特征在于所述的对输入端的各输 入端分别对应连接所述的对输出端的各输出端与所述的对主节点的各主节点。
21. 根据权利要求15所述的升压电路，其特征在于所述的双电路方块级如 通用电荷泵级运作，包含有两个电荷转移切换装置电路方块，二电荷转移切换装 置具有相同之内部节点、MOSFET与端点的构造而以对称对的方式设置，其中， 各电荷转移切换装置具有相同数量与类型的组件，二电荷转移切换装置是以镜像对称设置，其中，各电荷转移切换装置包有一对输入端、 一对输出端、两对升压 端点与两对交叉端点。
22. 根据权利要求21所述的升压电路，其特征在于通用电荷泵级中所使用 的各电荷转移切换装置包含有一第一、 一第二与一第三场效晶体管，各具有栅极、源极与漏极；一输入端，连接各FET的漏极；一输出端，连接所述的第一场效晶体管的源极；一第一交叉端点；一第二交叉端点，连接所述的第二场效晶体管的源极；一第一升压端点，连接所述的第三场效晶体管T的源极与所述的第一与第二 场效晶体管的栅极；与一第二升压端点，连接所述的第一交叉端点与所述的第三场效晶体管的栅极。
23. 根据权利要求21所述的升压电路，其特征在于各电荷泵级的两对升压 端点分别经由耦合电容连接对应的多相控制频率信号对，其中各电荷泵级与多相 控制频率信号对的对应关系为奇数级次电荷泵级连接主控制频率信号对，偶数 级次电荷泵级连接的控制信号则相对主控制频率信号对具有半个周期的相位移。
24. 根据权利要求21所述的升压电路，其特征在于各电荷转移切换装置具 有六个端点， 一输入端、 一输出端、二升压端点、 一第一与一第二交叉端点，一 电荷泵级中的二电荷转移切换装置是由对应的交叉端点交叉连接，即由 一 电荷转 移切换装置的第一交叉端点连接另一电荷转移切换装置的第二交叉端点。
25. 根据权利要求21所述的升压电路，其特征在于还包括 一第一通用电 荷泵级的一对输入端连接第一主节点对， 一对输出端连接第二主节点对，各升压 端点对分别连4姿对应的辅助端点对。
26. 根据权利要求21项所述的电路，其特征在于还包括 一第二通用电荷 泵级的一对输入端连接第二主节点对， 一对输出端连接第三主节点对，各升压端 点对分别连接对应的辅助端点对。
27. 根据权利要求21所述的升压电路，其特征在于还包括 一第三通用电 荷泵级的一对输入端连接第三主节点对， 一对输出端连接第二主节点对，各升压 端点对分别连接对应的辅助端点对。
28. 根据权利要求21所述的升压电路，其特征在于还包括 一最后通用电荷泵级的 一对输入端连接最后的主节点对， 一对输出端连接所述的输出级的 一对 输入端，各升压端点对分别连接对应的辅助端点对。
全文摘要
本发明为一种可实现高效率电压倍增器的电路与方法，可由外部的低正负供应电压与地电位产生芯片内部所需的高正负供应电压。利用多相控制信号在内部节点的电压提升，可消除临界电压降损失，相较之下，可改善现有以二极管配置的场效晶体管电路的升压增益。以前一级的电压信号对后一级的MOS晶体管基板进行偏压，可舒缓三重井技术制作的MOS晶体管的栅极氧化层的应力。此一方法称为蛙跳式基板电压追踪法，可令不同级别的MOS晶体管呈现相同的基板效应，也即较高级别的MOS晶体管可以及较低级别的晶体管具有相同的效率。
文档编号H02M3/07GK101170275SQ200710187259
公开日2008年4月30日 申请日期2007年11月15日 优先权日2007年1月23日
发明者许人寿 申请人:钰创科技股份有限公司