专利名称：周期分时控制电路的制作方法
技术领域：
本发明涉及一种交直流电源变换电路，尤其是一种适合于低功耗、低成 本、高可靠的高频率交直流调压电路和开关电源电路使用的变换电路，具体 地说是一种周期分时控制电路。
技术背景采用开关管实现电源变换，目前其本上是以单管或多管并联的方法实 现，但实际应用中还成在一些难以解决的问题，特别是在大电源高频状态下 应用，如何降低开关管的电能耗、提高可靠性、减少制造成本等，还需要在 研发设计技术上进一步作努力。就IGBT (Insulated Gate Bipolar Transistor)绝缘栅双极型电源开 关管而言(以下简称IGBT)器件本身发展非常快，特别是低功耗智能化、 小体积、大电流方面正在不断的进步，但IGBT的应用是否得当直接与控制技 术有关。IGBT工作时的热损耗，特别是在高频工作状态下应用，工作频率越高， IGBT的开关损耗越严重，导致使用可靠性下降和成本的增加。 在大功率高频电源变换电路中，IGBT随工作频率的提高，开关损耗的温升急 剧增大，这是由于IGBT芯到散热器之间热阻的存在，IGBT在高频工作时的 开关损耗(热量)很难做到热量的产生与散热同步，如能做到它的成本也是 无法接受的，由于散热的迟缓，使得IGBT上的热量累加剧增，导致IGBT与 散热器的温差增大，工作可靠性明显下降，这是目前电源变换产品研发的一 大难题。 发明内容本发明的目的主要是针对电源变换电路在高频工作状态下开关管热损耗 大导致可靠性变差、制造成本高的问题，设计一种能降低功耗的周期分时控5制电路。
本发明的技术方案是
一种周期分时控制电路，其特征是它主要由周期分时执行电路3、隔离 耦合/驱动电路2、周期分时电路1组成，
所述的周期分时执行电路3有两个电源输入输出端a端和b端，在交流 电源下工作a端和b端是双向的电源电流输入输出端，在直流电源或单向方 式下工作是单向的电源电流输入输出端，可由a端为输入端b端为输出端， 也可由b端为电源输入端a端为输出端，每一方向的电源电流a端流向b端 或b端流向a端，其中至少要有两个不同时工作的开关管或开关电路周期分 时完成，它的控制输入通过隔离耦合/驱动电路2接周期分时电路1的周期分 时控制输出口对应的输出端，
所述的周期分时电路1的周期分时控制输出口对应周期分时执行电路3 每一电源电流方向至少有二路不同时工作周期分时控制输出，它们通过各自 的隔离耦合/驱动电路2分别接周期分时执行电路3的对应控制输入端。
所述的周期分时执行电路3至少由两个开关管构成，其中它们的集电极 和集电极并接，发射极和发射极并接，周期分时执行电路3的输入输出端a、 b从开关管的集电极和/或发射极引出，各开关管的控制输入端通过各自的隔 离耦合/驱动电路2分别接周期分时电路1的对应控制输出端。
所述的周期分时执行电路3由开关管组成，各开关管有独立的控制输入 端，它们分别连接到各自隔离耦合/驱动电路2的各对应输出端，各开关管的 控制输入端是经隔离耦合/驱动电路2连接到周期分时电路l的各对应控制输 出口并受其控制，在同一电源电流方向中各开关管至少要有二路或二路以上 是不同时工作的。
所述的开关管选用IGBT管或MOSFET场效应管，或选择其它相同开关 功能的开关管。
所述的周期分时执行电路3可由开关管Q1、 Q2、 Q3、 Q4和二极管D1、 D2组成双向执行电路，所述的隔离耦合/驱动电路2可由光电耦合器0D1、0D2、 0D3、 0D4构成，其中开关管Q1、 Q3并联与二极管D2串联组成a端流向b端通路，开关管Q2、 Q4并联与二极管D1串联组成b端流向a端通路，开关管 Ql的发射极接开关管Q2的发射极，开关管Q2的集电极接开关管Q4的集电 极，开关管Q4的发射极接开关管Q3的发射极，开关管Q3的集电极接开关管 Ql的集电极，二极管Dl的负极接开关管Ql和Q3的集电极，二极管Dl的正 极连接到开关管Ql、 Q2、 Q3、 Q4的发射极和二极管D2的正极，二极管D2 的负极接开关管Q2和Q4的集电极，它的输入输出a端由开关管Ql、 Q3的集 电极和二极管Dl的负极相连接组成，它的输入输出b端由开关管Q2、 Q4的 集电极和二极管D2的负极相连接组成，GN1是开关管Ql的控制输入，GN2 是Q2的控制输入，GN3是开关管Q3的控制输入，GN4是开关管Q4的控制输 入，GN1、 GN2、 GN3、 GN4通过各自对应的光电耦合器0D3、 0D4、 0D1、 0D3与 周期分时电路1对应的周期分时控制输出口相连。
所述的周期分时执行电路3可由由开关管Ql'、 Q2' Dl'组成单向执行 电路，所述的隔离耦合/驱动电路2由光电耦合器0D1'、 0D2'构成，其中开 关管Q1'、 Q2'并联与二极管D1'保护反并联组成a端流向b端单向通路， 开关管Q1'的发射极连接开关管Q2'发射极，开关管Q1'的集电极连接开 关管Q2'的集电极，它的输入输出a端由二极管Dl'的负极、开关管Q1' 的集电极和开关管Q2'的集电极相连接组成，它的输入输出b端由二极管Dl' 的正极、开关管Q1'的发射极和开关管Q2'的发射极相连接组成，它的GN1' 是开关管Q1，的控制输入，GN2，是开关管Q2，的制控输入，GN1，、 GN2，通 过各自对应的光电耦合器0D1'、 0D2'与周期分时电路l对应的周期分时控 制输出口相连。
所述的周期分时执行电路3可由开关管Ql"、 Q2"二极管Dl"、 D2"、 D3"、 D4"组成双向执行电路，所述的隔离耦合/驱动电路2由光电耦合器0D1"、 0D2"构成，其中开关管Q1"、 Q2"并联与二极管D1"、 D4"串联组成a端流 向b端通路，开关管Q1"、 Q2"并联与二极管D3"、 D2"串联组成b端流向a 端通路，二极管D1"的负极、开关管Q1"的集电极、开关管Q2"的集电极 和二极管D3"的负极相连接，二极管D2"的正极、开关管Q1"的发射极、 开关管Q2"的发射极和二极管D4"的正极相连接，它的输入输出a端由二极管D1"的正极和二极管D2"的负极相连接组成，它的输入输出b端由二极管 D3"的正极和二极管D4"的负极相连接组成，它的GN1"是开关管Q1"的控 制输入，GN2"是开关管Q2"的控制输入，GN1"、 GN2"通过各自对应的光电 耦合器0D1"、 0D2"与周期分时电路l对应的周期分时控制输出口相连。
所述的周期分时电路1主要由周期分时控制输出口电路组成，它其中还 有相位检测输入口、时钟输入、控制数据输入口、续流控制输出口、短路/ 过载保护输入口、过温保护输入口、短路/过载保护控制输出口。 所述的隔离耦合/驱动电路2或由二路或者二路以上独立的输入与输出隔离 耦合的通路组成，它的各输出端连接到周期分时执行电路3的对应控制输入 端，它的各输入端连接到周期分时电路1的周期分时控制输出口对应的输出 端；或由光电耦合器和驱动电路组成，也可由光电耦合加驱动于一体器件组 成，它其中的独立通路路数由周期分执行电路3的控制需要而定。
本发明是采用多个独立控制回路的开关管以并串接等方式周期分时控制 实现电源变换，使单个开关管的工作频率成倍的降低、从而降低热损耗及散 热成本，又进一步的确保了开关管实现高频电源变换工作的可靠性。
周期分时控制技术方法的实现目前是基于FPGA(Field Programmable Gate Array)即现场可编程门阵列器件而提出的一种新的设计方案，其工作原 理是
周期分时控制，是将电源变换的高频开关周期(PWM)均分到二个或二个 以上独立控制回路的开关管上实现周期分时循环开关工作，使其中的单个开 关管工作频率降低，从而降低电源变换回路中开关管的热损耗。
图2是周期分时控制技术在正弦波电源调压应用中假设的每一正弦波电 源内的周期分时控制工作原理说明，设周期分时电路(1)的周期分时控制输 出口有独立的四路输出端L—Al、 L—A2、 N—Al、 N—A2组成双向调压控制，其中 L—Al、 L—A2完成L方向调压(L组)，N—Al、 N—A2完成N方向调压(N组)，图2 中的a图是正弦波电源调压的波形，其中填充的部分为PB1高频开关周期中的 电流开通期，图2中的b图是L组和N组周期分时控制输出口L—Al、 L_A2、 N一A1、 N—A2各输出控制端工作时序波形，其中L一A1、 L—A2和N一A1、 N—A2经光电隔离/驱动分别对应控制了四个调压开关管Q1、 Q3和Q2、 Q4，从图2中的b图可以看 出在一个正弦波电源周期内正负半周各由18个P丽控制周期完成一周正弦波 的调压，在L周期间Q1分配的P丽开关周期是1、 3、 5、 7、 9、 11、 13、 15、
17 (称奇数周)Q3分配的P丽开关周期是2、 4、 6、 8、 10、 12、 14、 16、
18 (称偶数周)；同理在负半周Q2分配的P丽开关周期是1、 3、 5、 7、 9、 11、 13、 15、 17， Q4分配的PWM开关周期是2、 4、 6、 8、 10、 12、 14、 16、 18,显然在每一方向电源调压电流回路中的PWM开关周期均分到了二个独立控 制回路调压开关管上，单个调压开关管的工作频率降低了一半，如果在每一 方向电源调压回路中并联更多个独立控制回路的调压开关管，其中的单个调 压开关管的工作频率将随调压开关管的应用数量的增加而成倍的降低。
调压开关管的工作频率越低它的开通和关断损耗就相对减小，工作温度 下降。实际中我们发现(IGBT)调压开关管在高频下工作时，工作频率的升 高如果没有非常好的散热装置，温度会急剧的上升，这种温度的上升相比于 周期分时控制远远的大于分时控制的总损耗，所以采用周期分时控制技术， 能有效的降低散热成本、电能损耗、提高调压开关管工作时的可靠性，同时 双能增加电源回路的工作频率，从而进一步的提高工作效力。 利用本发明的周期分时执行电路3可以实现单向电源开关电路，也可以实现 双向电源开关电路。它的特点是在每一电源电流方向中至少要有二个或者二 个以上独立控制回路的开关管组成，才能实现周期分时控制，在同一电源电 流方向中只用了二个开关管那么这二个开关管必须是不同时工作的，在同一 电源电流方向中用了三个开关管其中二个开关管同时工作与另一个开关管不 同时工作，在这种情况下周期分时控制是成立的，随着技术的进步可以将周 期分时执行电路3实现模块化使体积更小。
本发明的有益效果
1、 开关管在电源变换时的工作热损耗下降，电路的工作可靠性得到进一 步的提高；
2、 使单个开关管的工作频率成倍降低，而电源变换回路中的工作频率可 以设计的更高，提高工作效力；
93、使散热器的制造成本大幅度的得到降低，同时减小了设备的体积；
4、 因单个控制输入回路的工作频率降低，所以在产品制造过程中对电子 元器的选择范围扩大了，这对降低产品制造成本有及大的好处，使很多低频 低成本的电子元器件得到充分的应用；
5、 周期分时控制方法比单纯的开关管并联方式应用更优越，单纯的并联 调压开关管还是在高频下工作，并联应用时难以做到均流，单靠开关管的正 温特性均流是有限的，并联应用电路设计及结构布置要求高，开关管还要配 对，特别是控制部分的布线要求严格的均等，现在的IGBT能承受的电流已经 是很大的，关键是在高频下管温会急剧的累加，因此本发明能够很好地解决 高频电路运行时，使开关管在大电流下可靠工作。
6、 专用周期分时电路的设计成功，使控制电路高度集成，提高了应用的 可靠性、体积小、应用设计非常灵活方便、能耗及成本明显降低，电路保护 响应快，过去要实现多路独立控制是一件非常难的事，而且成本高、占用面 积大、工作其间的信息处理响应慢可靠性差。
图1是本发明的电原理结构框图。
图2是本发明的周期分时控制输出时序图
图3是本发明的实例电原理图之一。
图4是本发明的实例电原理图之二。 '图5是本发明的实例电原理图之三。
具体实施例方式
下面结合附图和实施例对本发明作进一步的说明。
一种周期分时控制电路的几种实施，它主要由周期分时执行电路3、隔 离耦合/驱动电路2、周期分时电路1组成，所述的周期分时电路1为集成芯 片(可采用lattice公司的FPGA CPLD器件或其它公司的FPGA CPLD，如 lattice公司的LFXP3C编程加以实现)，各相关输入信号与周期分时电路1 中的对应输入端相连，在交流电源工作下电路的工作需要相位信号检测输入， 以使电源调压输出波形同步于输入电源波形，时钟输入是调压和周期分时控制的计数器信号源，控制数据输入是控制调压输出幅值大小的，在固定调压 输出情况下可通过输出返馈将该控制数据设定在芯片内部产生，为了使电路 工作运行可靠通常需要短路、过载和过温保护。
实施例一。
如图3所示。
周期分时电路1的周期分时控制输出口，有四路独立的输出L_A1、L_A2、 N—Al、 N—A2，它们通过各自的隔离耦合/驱动电路2即0Dl、 0D2、 0D3、 0D4 接周期分时执行电路3的控制输入端，周期分时执行电路3有二个电源电流 输入输出端a端和b端，具体的电原理图如图3所示，图3是本发明对交流 电源控制的一个周期分时电路，其中的周期分时执行电路3主要由开关管Q1、 Q2、 Q3、 Q4和二极管D1、 D2组成双向执行电路，所述的隔离耦合/驱动电路 2由光电耦合器0D1、 0D2、 0D3、 0D4构成，其中Q1、 Q3并联与D2串联组成 a端流向b端通路，Q2、 Q4并联与Dl串联组成b端流向a端通路，Ql的发 射极接Q2的发射极，Q2的集电极接Q4的集电极,Q4的发射极接Q3的发射 极，Q3的集电极接Q1的集电极，Dl的负极接Q1和Q3的集电极，Dl的正极 连接到Q1、 Q2、 Q3、 Q4的发射极和D2的正极，D2的负极接Q2和Q4的集电 极，它的输入输出a端由Ql、 Q3的集电极和D1的负极相连接组成，它的输 入输出b端由Q2、 Q4的集电极和D2的负极相连接组成，GN1是Ql的控制输 入，GN2是Q2的控制输入，GN3是Q3的控制输入，GN4是Q4的控制输入，GN1、 GN2、 GN3、 GN4通过各自对应的光电耦合器0D3、 0D4、 0D1、 0D2与周期分时 电路l对应的控制输出口相连。它的工作原理是在周期分时电路l周期分 时的控制作用下，将正弦波电源每一周期中的高频调压PWM斩波周期数均分 到周期分时执行电路3中的开关管上周期分时工作。
其具体的工作过程如下
见周期分时时序图2
当正弦波电源电流从L流向N半周时，其工作原理是(称正半周)(见图 2)，在第l、 3、 5、 7、 9、 11、 13、 15、 17……P丽斩波周期期间，电源电 流从周期分时执行电路的a端经Ql， D2到周期分时执行电路的b端，完成奇数周P丽斩波周期调压工作过程，在此过程中Q3关闭，Q2、 Q4不工作；
在第2、 4、 6、 8、 10、 12、 14、 16、 18……PWM斩波周期期间，电源 电流从周期分时执行电路的a端经Q3， D2到周期分时执行电路的b端，完成 偶数周PWM斩波周期调压工作过程，在此过程中Q1关闭，Q2、 Q4不工作；
当正弦波电源电流从N流向L半周时，其工作原理是(称负半周)(见图 2)，在第l、 3、 5、 7、 9、 11、 13、 15、 17……P麵斩波周期期间，电源电 流从周期分时执行电路的b端经Q2， Dl到周期分时执行电路的a端，完成奇 数周PWM斩波周期调压工作过程，在此过程中Q4关闭，Ql、 Q3不工作；
在第2、 4、 6、 8、 10、 12、 14、 16、 18 ...... P麵斩波周期期间，电源
电流从周期分时执行电路的b端经Q4， Dl到到周期分时执行电路的a端，完 成偶数周PWM斩波周期调压工作过程，在此过程中Q2关闭、Ql、 Q3不工作；
在以上工作过程中正负半周电流方向的开关管(Ql、 Q3、 Q2、 Q4)在周 期分时电路(1)的周期分时控制作用下，循环工作。
实施例二 (如图5所示)。
图5是本发明的另一个周期分时电路的电原理图，其中的周期分时执行 电路3主要由开关管Q1' 、 Q2' Dl'组成单向执行电路，所述的隔离耦合/ 驱动电路(2)由光电耦合器0D1' 、0D2，构成，其中Q1， 、Q2，并联与Dl， 保护反并联组成a端流向b端单向通路，Ql'的发射极连接Q2'发射极，Q1' 的集电极连接Q2'的集电极，它的输入a端由Dr的负极、Q1'的集电极和 Q2的集电极相连接组成，它的输出b端由Dl'的正极、Q1'的发射极和Q2' 的发射极相连接组成，它的GN1'是Q1，的控制输入，GN2'是Q2'的制控 输入，GN1' 、 GN2'通过各自对应的光电耦合器0D1' 、 0D2，与周期分时 电路1对应的周期限分时控制输出口相连。
它的工作原理是在周期分时电路l的周期分时控制下，将单向电源高 频调压PWM斩波周期数均分到周期分时执行电路3中的开关管上周期分时工 作。
其具体的工作过程如下(见图2):
在第l、 3、 5、 7、 9、 11、 13、 15、 17……P丽斩波周期期间，电源电
12流从周期分时执行电路的a端经Ql'到周期分时执行电路的b端，完成奇数
周P丽斩波周期调压工作过程，在此过程中Q2'关闭；
在第2、 4、 6、 8、 10、 12、 14、 16、 18……P觀斩波周期期间，电源 电流从周期分时执行电路的a端经Q2'到周期分时执行电路的b端，完成偶 数周P丽斩波周期调压工作过程，在此过程中Q1，关闭；
二个开关管Q1'、 Q2'在周期分时控制的作用下是有序的交替循环工作。
实施例三(如图4所示)。
图4是另一个交流正弦波电源周期分时调压电路，周期分时电路1的周 期分时控制输出口有二路独立的输出L/N_A1和L/N一A2，这二个输出端且有 双层功能，实现交流正弦波电源L半周和N半周分时调压工作，它们通过各 自的隔离耦合/驱动电路2即0D1、0D2接周期分时执行电路3的控制输入端， 周期分时执行电路3有二个电源电流输入输出端a端和b端，具体的电原理 图如图4所示。
所述的周期分时执行电路3主要由开关管Q1"、 Q2"、 二极管D1"、 D2"、 D3"、D4"组成双向执行电路，所述的隔离耦合/驱动电路2由光电耦合器0D1"、 0D2"构成，其中Q1" 、 Q2"并联与D1" 、 D4"串联组成a端流向b端通路， Ql" 、 Q2"并联与D3" 、 D2"串联组成b端流向a端通路，Dl"的负极、Ql" 的集电极、Q2"的集电极和D3"的负极相连接，D2"的正极、Ql"的发射极、 Q2"的发射极和D4"的正极相连接，它的输入输出a端由Dl"的正极和D2" 的负极相连接组成，它的输入输出b端由D3"的正极和D4"的负极相连接组 成，它的GN1"是Q1"的控制输入，GN2"是Q2"的控制输入，GN1"、 GN2" 通过各自对应的光电耦合器0D1" 、 0D2"与周期分时电路1对应的控制输 出口相连。
它的工作原理是在周期分时电路l周期分时的控制作用下，将正弦波 电源的正负半周中的高频调压P丽斩波周期都是通过L/N一A1和L/N—A2输出 均分到周期分时执行电路3中的开关管上周期分时工作。
其具体的工作过程如下
见周期分时时序图2当正弦波电源电流从L流向N半周时，其工作原理是(称正半周)(见图2)，在第l、 3、 5、 7、 9、 11、 13、 15、 17……PWM斩波周期期间，电源电 流从周期分时执行电路的a端经Dl" ，Ql" ， D4"到周期分时执行电路的b 端，完成奇数周P觀斩波周期调压工作过程，在此过程中Q2"关闭；在第2、 4、 6、 8、 10、 12、 14、 16、 18……P丽斩波周期期间，电源电 流从周期分时执行电路的a端经Dl" ，Q2" ， D4"到周期分时执行电路的b 端，完成偶数周P丽斩波周期调压工作过程，在此过程中Q1"关闭；当正弦波电源电流从N流向L半周时，其工作原理是(称负半周)(见图 2)，在第l、 3、 5、 7、 9、 11、 13、 15、 17……P丽斩波周期期间，电源电 流从周期分时执行电路的b端经D3" ，Ql" ，D2"到周期分时执行电路的a 端，完成奇数周P丽斩波周期调压工作过程，在此过程中Q2"关闭；在第2、 4、 6、 8、 10、 12、 14、 16、 18……P丽斩波周期期间，电源电 流从周期分时执行电路的b端经D3" ，Q2" ，D2"到周期分时执行电路的a 端，完成偶数周P丽斩波周期调压工作过程，在此过程中Q1"关闭；在以上工作过程中正负半周电流方向的开关管(Ql" 、 Q2")在周期分 时电路(1)的周期分时控制作用下，循环工作。上述实施例一、二、三中所涉及的周期分时电路(1)为一可编程集成电 路控制芯片lattice公司的LFXP3C完成的，也可以用其它公司的可编程器 件，加以辅助电路编程实现，也可参照图1中的周期分时电路(1)，制成非 FPGA器件的专用集成电路加以实现。FPGA (Field Programmable Gate Array)即现场可编程门阵列器件它是在 PAL、 GAL、 EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集 成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足， 又克服了原有可编程器件门电路数有限的缺点。FPGA的使用非常灵活，只要 通过硬件语言描述编程不同的数据，就能方便的在同一电路芯片中实现不同 的任何数字功能的电路。本发明未涉及部分均与现有技术相同或可采用现有技术加以实现。
权利要求
1. 一种周期分时控制电路，其特征是它主要由周期分时执行电路(3)、隔离耦合/驱动电路(2)、周期分时电路(1)组成；所述的周期分时执行电路(3)有两个电源输入输出端a端和b端，在交流电源下工作a端和b端是双向的电源电流输入输出端，在直流电源或单向方式下工作是单向的电源电流输入输出端，可由a端为输入端b端为输出端，也可由b端为电源输入端a端为输出端，每一方向的电源电流a端流向b端或b端流向a端，其中至少要有两个不同时工作的开关管或开关电路周期分时完成，它的控制输入通过隔离耦合/驱动电路(2)接周期分时电路(1)的周期分时控制输出口对应的输出端；所述的周期分时电路(1)的周期分时控制输出口对应周期分时执行电路(3)每一电源电流方向至少有二路不同时工作周期分时控制输出，它们通过各自的隔离耦合/驱动电路(2)分别接周期分时执行电路(3)的对应控制输入端。
2、 根据权利要求1所述的周期分时控制电路，其特征是所述的周期分时执行 电路(3)至少由两个开关管构成，其中它们的集电极和集电极并接，发射极 和发射极并接，周期分时执行电路(3)的输入输出端a、 b从开关管的集电 极和/或发射极引出，各开关管的控制输入端通过各自的隔离耦合/驱动电路(2)分别接周期分时电路(1)的对应控制输出端。
3、 根据权利要求1所述的周期分时控制电路，其特征是所述的周期分时执行 电路(3)由开关管组成，各开关管有独立的控制输入端，它们分别连接到各 自隔离耦合/驱动电路(2)的各对应输出端，各开关管的控制输入端是经隔 离耦合/驱动电路(2)连接到周期分时电路(1)的各对应控制输出口并受其 控制，在同一电源电流方向中各开关管至少要有二路或二路以上是不同时工 作的。
4、 根据权利要求1所述的周期分时控制电路，其特征是所述的开关管选用 IGBT管或MOSFET场效应管，或选择其它相同开关功能的开关管。
5、 根据权利要求1所述的周期分时控制电路，其特征是所述的周期分时执行电路(3)可由开关管Q1、 Q2、 Q3、 Q4和二极管D1、 D2组成双向执行电路， 所述的隔离耦合/驱动电路(2)可由光电耦合器0D1、 0D2、 0D3、 0D4构成， 其中开关管Q1、Q3并联与二极管D2串联组成a端流向b端通路，开关管Q2、 Q4并联与二极管Dl串联组成b端流向a端通路，开关管Ql的发射极接开关 管Q2的发射极，开关管Q2的集电极接开关管Q4的集电极，开关管Q4的发 射极接开关管Q3的发射极，开关管Q3的集电极接开关管Q1的集电极，二极 管Dl的负极接开关管Ql和Q3的集电极，二极管Dl的正极连接到开关管Ql、 Q2、 Q3、 Q4的发射极和二极管D2的正极，二极管D2的负极接开关管Q2和 Q4的集电极，它的输入输出a端由开关管Ql、 Q3的集电极和二极管D1的负 极相连接组成，它的输入输出b端由开关管Q2、 Q4的集电极和二极管D2的 负极相连接组成，GN1是开关管Q1的控制输入，GN2是Q2的控制输入，GN3 是开关管Q3的控制输入，GN4是开关管Q4的控制输入，GN1、 GN2、 GN3、 GN4 通过各自对应的光电耦合器0D3、 0D4、 0D1、 0D3与周期分时电路(1)对应 的周期分时控制输出口相连。
6、 根据权利要求1所述的周期分时控制电路，其特征是所述的周期分时执行 电路(3)可由由开关管Q1'、 Q2' Dl'组成单向执行电路，所述的隔离耦合 /驱动电路(2)由光电耦合器0D1'、 0D2'构成，其中开关管Q1'、 Q2'并联 与二极管D1'保护反并联组成a端流向b端单向通路，开关管Q1'的发射 极连接开关管Q2'发射极，开关管Q1'的集电极连接开关管Q2'的集电极， 它的输入输出a端由二极管Dl'的负极、开关管Q1'的集电极和开关管Q2' 的集电极相连接组成，它的输入输出b端由二极管Dr的正极、开关管Q1' 的发射极和开关管Q2'的发射极相连接组成，它的GN1'是开关管Q1'的控 制输入，GN2，是开关管Q2，的制控输入，GN1'、 GN2，通过各自对应的光电 耦合器0D1'、 0D2'与周期分时电路(1)对应的周期分时控制输出口相连。
7、 根据权利要求1所述的周期分时控制电路，其特征是所述的周期分时执行 电路(3)可由开关管Q1"、 Q2" 二极管D1"、 D2"、 D3"、 D4"组成双向执行 电路，所述的隔离耦合/驱动电路(2)由光电耦合器0D1"、 0D2"构成，其中开关管Q1"、 Q2"并联与二极管D1"、 D4"串联组成a端流向b端通路，开 关管Q1"、 Q2"并联与二极管D3"、 D2"串联组成b端流向a端通路，二极管 Dl"的负极、开关管Ql"的集电极、开关管Q2"的集电极和二极管D3"的 负极相连接，二极管D2"的正极、开关管Q1"的发射极、开关管Q2"的发 射极和二极管D4"的正极相连接，它的输入输出a端由二极管Dl"的正极和 二极管D2"的负极相连接组成，它的输入输出b端由二极管D3"的正极和二 极管D4"的负极相连接组成，它的GN1"是开关管Q1"的控制输入，GN2" 是开关管Q2"的控制输入，GN1"、 GN2"通过各自对应的光电耦合器0D1"、 0D2"与周期分时电路(1)对应的周期分时控制输出口相连。
8、 根据权利要求1所述的周期分时控制电路，其特征是所述的周期分时电路 (1)主要由周期分时控制输出口电路组成，它其中还有相位检测输入口、时钟输入、控制数据输入口、续流控制输出口、短路/过载保护输入口、过温保 护输入口、短路/过载保护控制输出口。
9、 根据权利要求l所述的周期分时控制电路，其特征是所述的隔离耦合/驱 动电路(2)或由二路或者二路以上独立的输入与输出隔离耦合的通路组成， 它的各输出端连接到周期分时执行电路(3)的对应控制输入端，它的各输入 端连接到周期分时电路(l)的周期分时控制输出口对应的输出端；或由光电 耦合器和驱动电路组成，也可由光电耦合加驱动于一体器件组成，它其中的 独立通路路数由周期分执行电路(3)的控制需要而定。
全文摘要
一种周期分时控制电路，其特征是它主要由周期分时执行电路(3)、隔离耦合/驱动电路(2)、周期分时电路(1)组成，它的特点是在每一电源电流方向中采用二个以上独立控制回路的开关管周期分时控制实现电源变换，使单个开关管的工作频率成倍的降低，从而降低热损耗及散热成本，又进一步的确保了高频电源变换电路工作的可靠性。
文档编号H02H7/122GK101262172SQ20081009662
公开日2008年9月10日 申请日期2008年4月29日 优先权日2007年5月8日
发明者韩腊生 申请人:韩腊生