专利名称：超低压降型电压调节器的制作方法
技术领域：
本发明涉及的是一种电压调节器，尤其是一种可以另外供应内部电路的动 作电源且控制上述动作电源以处理芯片动作，从而减少备用电源的消耗并且在 设计时尽量缩小芯片尺寸，可以对芯片的过负荷或过电压做出快速反应并稳定
而确实地加以中止，即使在低电压输出时也具有超低压降特性(Ultra Low Dropout,以下简称"ULDO")的超低压降型电压调节器。
背景技术：
近来，各种电子设备的动作电压维持着持续降低的态势，最近出现的可以 在0.9~1 .OV的电压范围内动作的MCU与Main Chip产品可以说是典型例子。
随着电子设备的动作电压持续低电压化，驱动上述设备的电压调节器的输 出电压也要相应地持续降低。也就是说，随着驱动上述MCU与Main Chip的电 源电压的低电压化，我们需要电压调节器稳定地输出较低的电压。
图1是现有低电压变换型电压调节器的方块图，图2是现有低电压变换型 电压调节器的超低压降特性(ULDO)图。
如图l所示，现有低电压变换型电压调节器(l)包括芯片驱动单元(IO)、基 准电压生成单元(20)、误差电压放大器(30)、过负荷保护单元(40)、栅极驱动器 (50)、旁路元件(60)与电压分配电路(70)。
上述芯片驱动单元(10)可以输出动作信号以便直接向个别功能块供应电源。
上述基准电压生成单元(20)接收初始电压信号后将其分配给相关的电路单 元，并且把电压与电流设定为输出范围内的基准电压，上述基准电压生成单元(20) 生成的基准电压可以比较输入电压和由晶体管与修调反馈电阻组成的电压分配 电路(70)所分配并输出的分配电压。
压与电压分配电路(70)分配的分配电压，然后把输出信号的误差电压部分加以放 大。 上述过负荷保护单元(40)包括过热保护器(41)、启停控制器(43)与过电流保 护器(42),上述过热保护器(41)含有多个晶体管、二极管、电阻并把上述基准电 压生成单元(20)所生成的信号与输出电压加以比较，平时不动作，但出现过负荷 或超过一定温度时就采取动作并降低输出电压；上述启停控制器(43)把上述过热 保护器(41)的信号加以稳定化后传输到输出接口 。
上述旁路元件(60)通过选定接口只允许稳定电压经过，被上述栅极驱动器 (50)稳定化后调整到 一定电平。
(IO)向个别功能块供应电源，在芯片驱动被中止了的禁止(Disable)状态下 单纯地由芯片的Logic Off切断，因此继续消耗备用电源。
口妙 乂人月匕
基准电压时，由于内部的反馈电压非常低，因此为了使差分放大器输入端的晶 体管具有较低的膝点电压(Knee Voltage)(Vt)而需要为低端场效应管(Low Vt MOSFET)另行准备相关工序或者需要进行0.18pm以下的deep sub-micron制造 工序。
而且，现有低电压变换型电压调节器的上述电压分配电路(70)是由修调器 (Trimming Pad)组成的电阻结构，导致芯片尺寸过大而增加了生产成本。 如二
芯片温度，％a叫吧/工夂伏^B/工》月7森日'、J工H^贝 器(41)需要迅速中断芯片动作并稳定而确实地加以中止；如果温度重新下降，则 开始正常动作。
必须大于电路正常动作所需的最低输入电压(VIN, MIN)才能发挥超低压降特性 (ULDO)。也就是说，输出电压(VOUTPUT)大于最低输入电压(VIN, MIN)与超 低压降(VDROPOUT)的差时才能正常发挥出超低压降特性(ULDO)。
然而，为了向低电压化的MCU与Main Chip供应电源电压而需要较低的输 出电压时，也就是说把小于最低输入电压(VIN, MIN)的低电压输入转换成低电 压输出(VOl, V02)时，其压降会大于超低压降(VDROPOUT)。
发明内容
述超低压降型电压调节器可以另外供应，并控制电路所需电源与所需变换后传 达的输入电压，从而尽量减少了备用电源的消耗。
本发明的另一个目的是提供一种超低压降型电压调节器，上述超低压降型 电压调节器不必为了得到较低的反馈电压而针对基准电压生成单元的差分放大
器的输入端晶体管另外增加相关工序制成低端场效应管或另外增加deep sub-micron制造工序，也能实现具有较低输出电压的基准电压生成单元，从而降 低生产成本。
本发明的另一个目的是提供一种超低压降型电压调节器，上述超低压降型
有修调器也能实现其功能，不仅大幅减少电压调节器的芯片尺寸，还能降低生 产成本。
本发明的另一个目的是提供一种超低压降型电压调节器，其构造简单的过
过热电路不仅可以还快地中止系统动作而确保了坚实性与稳定性，还可以节约 费用。
本发明的另一个目的是提供一种超低压降型电压调节器，其超低压降特性 (ULDO)即使输入的低电压低在电路正常动作所需要的最低输入电压(VIN ， MIN),也能输出低电压。
为了实现上述目的，本发明采用的技术方案在于，提供一种超低压降型电 压调节器作为低电压变换型电压调节器，其包括下列单元芯片驱动单元，可
以控制为了驱动芯片之内部电路而供应的偏置(Bias)电压；低电压基准电压生成 单元，由上述芯片驱动单元控制，可以在一定范围内生成电压与电流或设定在 上述范围内；旁路元件，输入待转换电源后只允许稳定电压通过并加以输出； 反馈电阻，可以分配上述旁路元件的输出电压并反馈到误差电压放大器；误差 电压放大器，受到上述芯片驱动单元的控制，可以比较上述低电压基准电压生
误差电压部分进行差分放大而使输出平滑；栅极驱动器，受到上述芯片驱动单 元的控制，可以通过防过热控制逻辑电路的控制信号比较上述误差电压放大器 的输出信号与上述输出电压，然后输出针对上述旁路元件的控制信号；防过热 电路，受到上述芯片驱动单元的控制，检测芯片的过负荷或过热与否后输出可 以对输出电压进行切换控制的信号；过电流保护器，受到上述芯片驱动单元的
控制，接受输入电源后通过逻辑接口把输出电流控制在一定范围内；以及防过 热控制逻辑电路，受到上述芯片驱动单元的控制，接受上述防过热电路的输出 信号与上述过电流保护器的输出信号后控制上述栅极驱动器的输出信号。
本发明上述芯片驱动单元包括电源供应端，可以供应并控制芯片内部电 路的驱动用偏置电压；以及禁止(Disable)端，可以向上述防过热控制逻辑电路发 送过负荷控制信号。
本发明上述低电压基准电压生成单元包括偏置单元，接受上述芯片驱动 单元的偏置电压后通过电流镜供应偏置电压；第一电流生成单元，以电流镜连 接上述偏置单元并接受偏置(Bias)，可以生成与双极晶体管的基极-发射极之间的 电压成比例的第一电流；第一 PMOS晶体管放大单元，接受来自上述第一电流 生成单元的输出电压信号后加以放大并输出；第二电流生成单元，以电流镜连 接上述偏置单元并接受偏置，可以生成与热电压成比例的第二电流；第二PMOS 晶体管放大单元，接受来自上述第二电流生成单的输出电压信号后加以放大并 输出；以及差分放大单元，以电流镜连接上述偏置单元并接受偏置，分别接受 上述第一与第二PMOS晶体管放大单元所放大的信号，然后对于温度与电源电 压的变化而输出 一定基准电压。
上述第一PMOS晶体管放大单元包括第一PMOS晶体管，在栅极接受上 述第 一电流生成单元的输出信号后把放大的信号输出到漏极端；以及有功负载， 连接到上述第一 PMOS晶体管的漏极端并使栅极接地。
上述第二PMOS晶体管放大单元包括第二PMOS晶体管，在栅极接受上 述第二电流生成单元的输出信号后把放大的信号输出到漏极端；以及有功负载， 连接到上述第二 PMOS晶体管的漏极端并使栅极接地。
上述差分放大单元包括差分放大输入端，由分别接收上述第一与第二 PMOS晶体管放大单元的输出信号的第一与第二NMOS晶体管所组成；电流源， 连接到上述差分放大输入端的源极端，由可以通过上述偏置单元接受偏置电压 后生成正电流的NMOS晶体管所构成；有功负载，连接到上述差分放大输入端 的第二NMOS晶体管的漏极端，以电流镜连接上述偏置单元并接受偏置；以及 输出端，连接到上述差分放大输入端的第一NMOS晶体管的漏极端，通过上述 偏置单元被电流镜偏置而输出基准电压。
上述有功负载由两个PMOS晶体管级联连接而成。
本发明的上述反馈电阻可以进行修调。
本发明的上述反馈电阻包括排列成多个固定图案的金属配线与连接上述金 属配线并使其电气激活导电性金属配线图案，形成了不需修调的免修调反馈电 阻。
上述金属配线采取了可以达到输出电压范围内的所有电阻值的配置方式。 上述金属配线图案在一定部分配置接点，从而可以根据所需要的输出电压 而选择性地连接上述金属配线的一定部分。
本发明上述防过热电路包括电流生成单元，通过上述芯片驱动单元输入 偏置电压后生成一定电流；过热检测单元，连接上述电流生成单元"l妄受一定电 流后检测温度变化并允许在特定温度以上时采取动作；以及输出单元，可以输 出防过热信号，上述防过热信号可以通过和上述电流生成单元连接成第 一 电流 镜后所生成的输出电流与来自上述偏置电路的驱动电压来确定。
本发明上述防过热电路包括电流生成单元，通过上述芯片驱动单元输入 偏置电压后生成一定电流；过热检测单元，连接上述电流生成单元接受一定电 流后检测温度变化并允许在特定温度以上时采取动作；输出单元，可以输出防 过热信号，上述防过热信号可以通过和上述电流生成单元连接成第一电流镜后 所生成的输出电流与来自上述偏置电路的驱动电压来确定；触发信号生成单元， 接受上述输出单元的防过热信号后向上述过热检测单元反馈可以控制动作的触 发偏置信号，同时作为输出控制信号加以输出；以及电流放大单元，可以通过 和上述电流生成单元连接而成的第二电流镜生成输出电流，接受上述触发信号 生成单元所反馈的触发偏置信号后，控制上述输出电流并加以放大。
上述过热检测单元包括偏置电阻，根据上述电流生成单元所生成的一定 电流而固定在特定电压上；以及过热检测晶体管，把基极与发射极端子分别连 接到上述偏置电阻的两个端子，使随着温度而变化的驱动电压能与上述偏置电 阻的两端电压维持一致。
上述触发信号生成单元由施密特触发电路(Schmitt Trigger Circuit)构成。
上述触发信号生成单元是由PMOS晶体管与NMOS晶体管所组成的逆变器 构成的。
上述触发信号生成单元还包括了可以决定输出控制信号的输出控制用逆变器。
与现有技术比较本发明的有益效果
把内部电路所需要的驱动电源与待转换的输入电源加以分离后输入并使其
动作，因此可以在芯片处在禁止(Disable)状态时尽量减少备用电源的消耗。
本发明不必为了得到较低的反馈电压而针对基准电压生成单元的差分放大 器的输入端晶体管另外增加相关工序制成低端场效应管或另外增加deep sub-micron制造工序，也能实现具有较低输出电压的基准电压生成单元，从而降 低了生产成本。
有修调器也能实现其功能，不仅减少电压调节器的芯片尺寸，还能降低生产成 本。
而可以在过负荷或过热时还快地中止系统动作，不仅确保了坚实性与稳定性， 还可以节约费用。
要的最低输入电压(VIN， MIN)，也能输出低电压,
图1是现有低电压变换型电压调节器的方块图2是现有低电压变换型电压调节器的超低压降特性(ULDO)图3是本发明超低压降型电压调节器的概略结构方块动单元的 一 实施例的电路图。
图5是本发明超低压降型电压调节器的超低压降特性(ULDO)图； 图6是本发明超低压降型电压调节器的 一 实施例的电路方块例的电路图8A到图8E是本发明超低压降型电压调节器的反馈电阻的一较佳实施例 并显示了不需修调的反馈电阻的结构图9是本发明超低压降型电压调节器的防过热电路的 一 实施例的电路图。 附图标记说明lOO-电压调节器；10-芯片驱动单元；120-防过热控制逻辑 电路；30-过电流保护器；150-误差电压放大器；60-栅极驱动器；170-旁路元件； 200-防过热电路；230-过热检测单元；250-触发信号生成单元；260-电流放大单
元；300-低电压基准电压生成单元；331-第一 PMOS晶体管放大单元；332-第二 PMOS晶体管放大单元；400-反馈电阻，免修调反馈电阻402-金属配线；404-金属配线图案。
具体实施例方式
以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。 图3是本发明超低压降型电压调节器的概略结构方块图。
如图所示，本发明超低压降型电压调节器(100)包括芯片驱动单元(110)、 防过热电路(200)、防过热控制逻辑电路(120)、过电流保护器(130)、低电压基准 电压生成单元(300)、反馈电阻(400)、误差电压放大器(150)、栅极驱动器(160) 与旁路元件(170)。
上述芯片驱动单元(IIO)、防过热电路(200)、低电压基准电压生成单元(300) 与反馈电阻(400)将在下文结合各相关附图做进一步说明。
上述过电流保护器(130)受到上述芯片驱动单元(110)的控制，接受待转换输 入电源(Vin)后通过由 一般电路结构组成的逻辑接口把输出电流控制在一定范围 内。
上述防过热控制逻辑电路(120)受到上述芯片驱动单元(110)的控制，接受上 述防过热电路(200)的输出信号与上述过电流保护器(130)的输出信号后向可以控 制输出电压的栅极驱动器(160)发送信号。
上述误差电压放大器(150)受到上述芯片驱动单元(110)的控制，可以比较上 述低电压基准电压生成单元(300)的输出基准电压(Vref)与上述反馈电阻(400)所 反馈的输出电压，在各输出信号中对误差电压部分进行差分放大而使输出平滑。
上述栅极驱动器(160)受到上述芯片驱动单元(110)的控制与上述防过热控制 逻辑电路(120)的控制信号的控制，接受上述误差电压放大器(150)的输出信号后 控制上述输入电压(Vin)的输出。
上述旁路元件(170)接受待转换电源(Vin)后，根据上述栅极驱动器的输出信 号而只允许稳定电压通过并输出电压(Vout)。
动单元的一实施例的电路图。
如图所示，上述芯片驱动单元(110)包括电源供应端(VEN—BUFF),可以供 应并控制芯片内部电路的驱动用偏置电压(Vbias);以及禁止端(VDIS),可以为
上述防过热控制逻辑电路(120)供应过负荷控制信号。
上述电源供应端(VEN—BUFF)接受偏置电压(V bias)后通过具有分流晶体管 功能的PMOS晶体管(M28)使其成为驱使各内部电路动作的电源而输出。
也就是说，上述芯片驱动单元(110)对于所输入的芯片使能(Enable)信号而使 用作为同 一信号并可以驱动内部电路的使能信号(VEN—BUFF)来供应偏置电压 (Vbias)。也就是说，可以输出经过緩存的信号。
然而，对于输入到上述芯片驱动单元(110)的芯片禁止(Disable)信号，具有 上述分流晶体管功能的PMOS晶体管(M28)将关闭(OFF)供内部电路动作的电源 本身。也就是说，对于输入到上述芯片驱动单元(110)的芯片禁止(Disable)信号， 使用作为同 一信号且可以中止内部电路驱动(Driving)的禁止信号(VEN_BUFF) 来遮蔽作为驱动电压的偏置电压(Vbias)。
上述状态可以在手机的液晶在经过一定时间后处在关闭状态或LCD显示器 处在省电状态，而关闭屏幕或MP3虽然进行播放动作但液晶却处在关闭状态的 类的待机状态时，尽量降低各系统的备用电源，不是允许数个到数十个mA的 电流流通的简单Logic Off,它可以切断电源本身而使整个电路只流通nA的电
流o
上述禁止端(VDIS)将具有相反在上述电源供应端(VEN—BUFF)的输出信号。 也就是说，对于输入的芯片使能(Enable)信号或芯片禁止(Disable)信号，上
上述防过热控制逻辑电路(120)以作为控制信号使用。
(Disable)端配置在上述电源供应端(VEN—BUFF)的前面，从而可以还快地中止内 部电路。
图5是本发明超低压降型电压调节器的超低压降特性(ULDO)图。
常动作所需的最低输入电压(VIN, MIN)而使相应的输出电压(VOUTPUT)较低 时，超低压降特性(ULDO)也能对(Vl, V2)起作用。
上述超低压降特性(ULDO)另外具备了电路所需电源，因此可以把需要变换 并传达的输入输出电力加以分离。因此，不受输出电压大小的影响而对所有的 输出电压发挥出超低压降特性(ULDO)。
图6是本发明超低压降型电压调节器一实施例的电路方块图。 置生成器(115)、防过热电路(200)、防过热控制逻辑电路(120)、过电流保护器 (130)、低电压基准电压生成单元(300)、反馈电阻(400)、误差电压》文大器(150)、 栅极驱动器(160)与旁路元件(170)。
下面对各构成要素的功能做进一步说明。
首先，输入电压(Vin)可以直接传达给上述旁路元件(170)并由上述栅极驱动 器(160)控制而输出电压。
本发明超低压降型电压调节器(100)内部各电路的驱动用偏置电压(Vbias)被 输入到上述芯片驱动单元(IIO),而且针对芯片动作的使能(Enable)或禁止 (Disable)信号也同时被输入到上述芯片驱动单元(110)。
.上述芯片驱动单元(110)把芯片动作用控制信号(VEN一BUFF)与可以驱动芯 片内部各电路的驱动电压(Vbias)供应给偏置生成器(115)、防过热电路(200)、过 电流保护器(130)、低电压基准电压生成单元(300)、误差电压放大器(150)与栅极 驱动器(160)。
上述芯片驱动单元(110)把芯片的禁止信号(VDIS)输出到防过热控制逻辑电 路(120)。
上述低电压基准电压生成单元(300)输出基准电压(V ref)以使上述误差电压 放大器(150)进行比较；上述误差电压放大器(150)比较上述低电压基准电压生成 单元(300)的输出基准电压(Vref)与上述反馈电阻(400)所反馈的输出电压后，把 误差电压部分加以差分放大而使输出平滑；上述栅极驱动器(160)则比较上述误 差电压放大器(150)的输出信号，与本发明超低压降型电压调节器(100)的输出电 压(V out)后，输出可以控制上述旁路元件(170)的信号。
在一较佳实施例中，上述反馈电阻(400)可以分配输出电压并加以反馈，其 包括设计电路时被排列成具有多个电阻功能的金属配线、修调器、以及可以 使上述修调器形成电气短路(Short Circuit)多个保险丝。此时，上述修调器并联 连接到上述金属配线的各电阻并把选定电阻激活而调节上述电压分配比例，上 述多个保险丝则为了可以使上述修整器中相邻的修整器形成电气短路而配置多 个保险丝。
在另一较佳实施例中，上述反馈电阻(400)不需要进行修调并包括电路设 计时排列成多个固定图案的金属配线、连接上述金属配线并是其激活的导电性 金属配线图案。下面将结合图8对此做进一步说明。
上述过电流保护器(130)受到上述芯片驱动单元(110)的控制，输入待转换输 入电源(Vin)后通过由一般电路结构组成的逻辑接口把输出电流控制在一定范围 内；上述防过热控制逻辑电路(120)受到上述芯片驱动单元(110)的控制，接受上 述防过热电路(200)的输出信号与上述过电流保护器(130)的输出信号后向可以控 制本发明超低压降型电压调节器(100)的输出电压(V out)的栅极驱动器(160)发送 信号以进行控制。
上述旁路元件(170)接受待转换电源(Vin)后，根据上述栅极驱动器(l60)的输 出信号而只允许稳定电压通过。 图7
一实施例的电路图
.如图所示，适用在本发明超低压降型 元(300)包括偏置单元(310)、第一电流生成单元(321)、第一PMOS晶体管放大单 元(331)、第二电流生成单元(322)、第二 PMOS晶体管放大单元(332)与差分放大 单元(340)。
上述偏置单元(310)包括了使用PMOS晶体管(Mpll, Mpl3)的电流镜与使用 NMOS晶体管(Mn4, Mn5)的电流镜。
此时，由上述PMOS晶体管(Mpll, Mpl3)组成的电流镜可以偏置(Bias)上 述第一电流生成单元(321)、第二电流生成单元(322)与差分放大单元(340)的输出 端(341)，由上述NMOS晶体管(Mn4, Mn5)组成的电流镜可以偏置上述差分放 大单元(340)的电流源(Mn3)。上述第一电流生成单元(321)包括电阻(R2)、双极晶体管(Q1)、以及和上述 偏置单元(310)形成电流镜的PMOS晶体管(Mpl5)，在PMOS晶体管(Mpl5)的栅 极通过上述偏置单元(310)接受电压(VA)后，在电阻(R2)与双极晶体管(Q 1 )生成 与基极-发射极电压成比例的电流。
上述第二电流生成单元(322)包括电阻(R1)、电阻(RO)、晶体管(QO)、以及和 上述偏置单元(310)形成电流镜的PMOS晶体管(MplO),上述第二电流生成单元 (322)在PMOS晶体管(MplO)的栅极通过上述偏置单元(310)接受电压(VA)后，在 电阻(R1)、电阻(RO)与晶体管(QO)生成与热电压成比例的电流。
前文所述针对电流生成的相关动作和现有的低电压基准电压生成器是相似的。
上述第一PMOS晶体管放大单元(331)包括PMOS晶体管(Mp8)、以及使栅
极端接地后形成有功负载的PMOS晶体管(Mp6),上述第二 PMOS晶体管放大 单元(332)包括PMOS晶体管(Mp7)、以及4吏栅极端接地后形成有功负载的PMOS 晶体管(Mp5)。
上述差分》文大单元(340)包括差分i文大输入端，由NMOS晶体管(Mnl， Mn2)组成；电流源，可以驱动上述差分i文大输入端的NMOS晶体管(Mnl, Mn2), 由于上述差分放大输入端的源极端接受上述偏置单元(310)的偏置电压后生成正 电流的NMOS晶体管(Mn3)组成；有功负载，在上述差分放大输入端的NMOS 晶体管(Mnl,以下简称"第二NMOS晶体管，，)的漏极端级联(cascode)连接PMOS 晶体管(Mpl， Mpp2)并接受上述偏置单元(310)的偏置电压；以及输出端(341)， 连接到上述差分放大输入端的NMOS晶体管(Mn2,以下筒称"第一 NMOS晶体 管")的漏极端与PMOS晶体管(Mp3， Mp4)之间，.由上述偏置单元(310)的电流镜 (Mpl9)偏置并输出基准电压(Vref)。
此时，上述第一电流生成单元(321)与第二电流生成单元(322)所生成电流的 电压过低，而无法驱动上述差分放大输入端的第一与第二NMOS晶体管(Mnl， Mn2),为了提高上述差分放大输入端的第一与第二NMOS晶体管(Mnl, Mn2) 的驱动用栅极电压(V1， V2),使用了可以在较低的输入电压下驱动的PMOS晶 体管(Mp7, Mp8)组成，上述第一 PMOS晶体管放大单元(331)与第二 PMOS晶 体管放大单元(332)。
把上述差分放大输入端的第二 NMOS晶体管(Mnl)的漏极端的有功负载 PMOS晶体管(Mpl， Mp2)加以级联(cascode)连接。
这为了有效地解决实际电路上由短通道(short channel)而来的同 一纵横比 (W/L， Aspect Ratio)结构中由于通道长度调制(Channel Length Modulation)效应随 着电源电压而增强并使电流增加而降低电流稳定性的现象。
图8A到图8E是本发明超低压降型电压调节器的反馈电阻的一较佳实施例 并显示了不需要修调(Trimming)的反馈电阻(以下简称"免修调(Trimming free)反 ^t电阻")的结构图。
如图所示，适用在本发明超低压降型电压调节器的免修调反馈电阻(400)包 括金属配线(402)，在电路结构上被排列成多个固定图案；以及导电性金属配 线图案(404),可以连接上述金属配线(402)并使其电气激活。
也就是说，图8A将分配上述输出电压并加以反馈的反馈电阻(400)设计成不 需修调的免修调反馈电阻(400),并且作为上述免修调反馈电阻(400)的 一 个简单
结构实施例而列出了第一到第九电阻(R1 R9)。
上述第一到第九电阻(R1 R9)可以根据上述金属配线图案(404)的形状而激 活上述第 一 到第九电阻(Rl R9)的 一 部分或全部。
而且，上述实施例虽然只列出了上述第一到第九电阻(R1 R9),但是在实际 元件上通常会包含还多的电阻以实现电压调节器的输出电压范围(例5V)内的所 有电阻值。
图8A所示由金属配线(402)排列的电阻中被激活的电阻(405)等于上述第一 电阻(R1)与上述并联的第四到第六电阻(R4 R6)与第八电阻(R8)之和，即 RT=R1+(R4||R5||R6)+R8。
此时，金属配线图案(404)连接旁路元件(170)的漏极端与第一电阻(R1)，连 接上述第 一 电阻(R1)与上述第四到第六电阻(R4 R6),连接上述第四到第六电阻 (R4 R6)与上述第八电阻(R8),还使上述第八电阻(R8)与连接到接地的反馈电阻 (未图示)形成电气连接。
图8B到图8E是本发明超低压降型电压调节器的反馈电阻(400)的一实施 例，显示了利用金属配线图案(404)选择性地连接了金属配线(402)的实施例。
需要进行修调工序，并由有规则地排列的多个金属配线(402)与为了形成符合超
的金属配线图案(404)加以确定。
在实际电路上，上述金属配线(402)与旁路元件(170)应所述的通过接点(403) 连接。
图9是适用在本发明超低压降型电压调节器的防过热电路的一实施例的电 路图。
电路(210)、电流生成单元(220)、过热才全测单元(230)、输出单元(240)、触发信号 生成单元(250)、电流;故大单元(260)与输出控制用逆变器(251),下面针对防过热 电路的各构成元件之间的动作功能做进一步说明。
首先，偏置电路(210)通过PMOS晶体管(MP23)接受偏置电压后分别对电流 生成单元(220)的NMOS晶体管(M45, M47)与输出单元(240)的NMOS晶体管 (M53, M52)供应驱动电压(VA， VB)。
因此，上述电流生成单元(220)的NMOS晶体管(M45， M47)可以使PMOS
晶体管(M 4 3)的漏极生成 一 定的电流(11)，在上述过热检测单元(23 0)的偏置电阻 (231)上形成固定电压。此时，待固定的电压大小可以通过偏置电路(210)所供应 的驱动电压(VA, VB)进行调节。
在正常状态下，上述过热检测单元(230)的偏置电阻(231)的两端连接发射极 与基极端子并具有固定驱动电压(VBE)的过热检测晶体管(232)不采取动作，由连 接上述电流生成单元(220)的PMOS晶体管(M43)后形成第一电流镜的PMOS晶 体管(M42)的漏极端所生成的输出电流(12)以及由上述偏置电路(210)输入的驱动 电压(VA, VB)所确定后，NMOS晶体管(M5S)的漏极端电压(Vout),即输出单 元(240)的输出信号将作为低电平电压(V out)的防过热信号而输出到上述触发信 号生成单元(250)。
.上述低电平防过热信号(Vout)在由一般PMOS晶体管(M55, M56， M58, M59， M60)与NMOS晶体管(M66, M67, M68， M69, M70)组成的施密特触发 电路所构成的触发信号生成单元(250)变成高电平触发偏置信号(Tout)并反馈到 上述电流放大单元(260)的PMOS晶体管(M49),上述反馈的触发偏置信号(Tout) 可以把连4矣上述电流生成单元(220)的PMOS晶体管(M43)后形成第二电流镜的 PMOS晶体管(M48)的漏极端所生成的输出电流(I3)加以控制。也就是说，将其 切断。
而且，上述低电平防过热信号(V out)通过上述触发信号生成单元(250)把高 电平触发偏置信号(Tout)的类的信号作为输出控制信号(Tout)后输出，上述输出 控制信号(Tout)可以使电压调节器正常动作。
此时，上述输出控制信号(Tout)随着电压调节器的功率晶体管种类与防过热 控制逻辑电路的动作形态而不同，因此防过热电路需要再包括输出控制用逆变 器(251)以输出上述输出控制信号(Tout),上述输出控制用逆变器(251)为了决定 上述输出控制信号(Tout)，而由PMOS晶体管(M57)与NMOS晶体管(M71)组成。
温度上升并达到过热状态时，上述过热检测单元(220)的驱动电压(VBE)固定 的过热检测晶体管(232)开始动作并形成电流(ICE)，在PMOS晶体管(M43)的漏 极上流通的电流(I1)将增加相当在上述电流(ICE)的电流。
连接上述电流生成单元(220)的PMOS晶体管(M43)并构成第一电流镜的 PMOS晶体管(M42)的漏极端所生成的输出电流(I2)也将增加。
而且，由于驱动电压(VA， VB)维持一定值而使上述输出单元(240)的NMOS 晶体管(M52, M53)的电阻维持一定值，根据欧姆法则，随着构成上述第一电流
镜的PMOS晶体管(M42)的漏极端所生成的输出电流(I2)增加，上述输出单元(240) 的NMOS晶体管(M45)漏极端上的电压(V out)也将相应地增加。
也就是说，输出单元(240)的输出信号现在变成高电平电压(V out)并作为防 过热信号而被输出到上述触发信号生成单元(250)。
上述高电平防过热信号(Vout)在由一般PMOS晶体管(M55， M56， M58， M59, M60)与NMOS晶体管(M66, M67, M68， M69， M70)组成的施密特触发 电路所构成的触发信号生成单元(250)变成低电平触发偏置信号(Tout)并反馈到 上述电流放大单元(260)的PMOS晶体管(M49),上述反馈的触发偏置信号(Tout) 可以把连接上述电流生成单元(220)的PMOS晶体管(M43)后形成第二电流镜的 PMOS晶体管(M48)的漏极端所生成的输出电流(I3)加以控制。
. 从上述PMOS晶体管(M48)的漏极端生成的输出电流(I3)将与流经过热检测 单元(230)的电流(I1)结合后输入并使得还多的电流进入，从而使过热检测晶体管 (232)在中止(shutdown)电压调节器的时候得以还快而确实地动作。
而且，上述高电平防过热信号(Vout)将通过上述触发信号生成单元(250)把低 电平触发偏置信号(Tout)的类的信号作为输出控制信号(Tout)后输出，上述输出 控制信号(Tout)将驱使电压调节器中止(shutdown)以防止过热。
此时，上述输出控制信号(Tout)将随着电压调节器上的功率晶体管种类与防 过热控制逻辑电路的动作形态而不同，因此需要通过由可以决定上述输出控制 信号(Tout)的PMOS晶体管(M57)与NMOS晶体管(M71)組成的输出控制用逆变 器(251)输出。
以上所述仅为本发明的较佳实施例，对本发明而言仅仅是说明性的，而非 限制性的。本专业技术人员理解，在本发明权利要求所限定的精神和范围内可 对其进行许多改变，修改，甚至等效，但都将落入本发明的保护范围内。
权利要求
1.一种超低压降型电压调节器，作为低电压变换型电压调节器，其特征在于其包括下列单元芯片驱动单元，其控制用以驱动所述芯片内部电路而供应的偏置电压；低电压基准电压生成单元，由上述芯片驱动单元控制，在一定范围内生成电压与电流或设定在上述范围内；旁路元件，输入待转换电源后只允许稳定电压通过并加以输出；反馈电阻，分配上述旁路元件的输出电压并反馈到误差电压放大器；所述误差电压放大器受到上述芯片驱动单元的控制，比较上述低电压基准电压生成单元所输出的基准电压与上述反馈电阻所反馈的输出电压，在输出信号中对误差电压部分进行差分放大而使输出平滑； 栅极驱动器，受到上述芯片驱动单元的控制，通过防过热控制逻辑电路的控制信号比较上述误差电压放大器的输出信号与上述输出电压，然后输出针对上述旁路元件的控制信号；防过热电路，受到上述芯片驱动单元的控制，检测芯片的过负荷或过热与否后输出对输出电压进行切换控制的信号；过电流保护器，受到上述芯片驱动单元的控制，接受输入电源后通过逻辑接口把输出电流控制在一定范围内；以及所述防过热控制逻辑电路受到上述芯片驱动单元的控制，接受上述防过热电路的输出信号与上述过电流保护器的输出信号后控制上述栅极驱动器的输出信号。
2. 根据权利要求1所述的超低压降型电压调节器，其特征在于 上述芯片驱动单元包括电源供应端，供应并控制芯片内部电路的驱动用偏置电压；以及禁止端，向上述防过热控制逻辑电路发送过负荷控制信号。
3. 根据权利要求1所述的超低压降型电压调节器，其特征在于 上述低电压基准电压生成单元包括偏置单元，接受上述芯片驱动单元的偏置电压后通过电流镜供应偏置电压； 第一电流生成单元，以电流镜连接上述偏置单元并接受偏置，生成与双极 晶体管的基极-发射极之间的电压成比例的第 一电流；第一PMOS晶体管放大单元，接受来自上述第一电流生成单元的输出电压 信号后加以;故大并输出；第二电流生成单元，以电流镜连接上述偏置单元并接受偏置，生成与热电 压成比例的第二电流；第二PMOS晶体管放大单元，接受来自上述第二电流生成单元的输出电压 信号后加以放大并输出；以及差分放大单元，以电流镜连接上述偏置单元并接受偏置，分别接受上述第 一与第二PMOS晶体管放大单元所放大的信号，然后对于温度与电源电压的变 化而输出一定基准电压。
4. 根据权利要求3所述的超低压降型电压调节器，其特征在于 上述第一PMOS晶体管放大单元包括第一PMOS晶体管，在栅极接受上述第一电流生成单元的输出信号后把放 大的信号输出到漏极端；以及有功负载，连接到上述第一PMOS晶体管的漏极 端并橫^册极接地。
5. 根据权利要求3所述的超低压降型电压调节器，其特征在于 上述第二 PMOS晶体管i丈大单元包括第二PMOS晶体管，在栅极接受上述第二电流生成单元的输出信号后把放 大的信号输出到漏极端；以及有功负载，连接到上述第二PMOS晶体管的漏极 端并4吏栅极接地。
6. 根据权利要求3所述的超低压降型电压调节器，其特征在于 上述差分放大单元包括差分放大输入端，由分别接收上述第一与第二PMOS晶体管放大单元的输 出信号的第一与第二NMOS晶体管所组成；电流源，连接到上述差分放大输入端的源极端，由通过上述偏置单元接受 偏置电压后生成正电流的NMOS晶体管所构成；有功负载，连接到上述差分放大输入端的第二NMOS晶体管的漏极端，以 电流镜连接上述偏置单元并接受偏置；以及输出端，连接到上述差分放大输入端的第一NMOS晶体管的漏极端，通过 上述偏置单元被电流镜偏置而输出基准电压。
7. 根据权利要求6所述的超低压降型电压调节器，其特征在于 上述有功负载是由两个PMOS晶体管级联连接而成的。
8. 根据权利要求1所述的超低压降型电压调节器，其特征在于 上述反馈电阻能够进行修调。
9. 根据权利要求1所述的超低压降型电压调节器，其特征在于上述反馈电阻包括排列成多个固定图案的金属配线与连接上述金属配线并 使其电气激活导电性金属配线图案，形成了不需修调的免修调反馈电阻。
10. 根据权利要求9所述的超低压降型电压调节器，其特征在于 上述金属配线采取了达到输出电压范围内的所有电阻值的配置方式。
11. 根据权利要求9所述的超低压降型电压调节器，其特征在于 上述金属配线图案配置接点，从而根据所需要的输出电压而选择性地连接上述金属配线的一部分。
12. 根据权利要求1所述的超低压降型电压调节器，其特征在于 上述防过热电路包括电流生成单元，通过上述芯片驱动单元输入偏置电压后生成一定电流； 过热检测单元，连接上述电流生成单元接受一定电流后检测温度变化并允许在特定温度以上时采取动作；以及输出单元，输出防过热信号，上述防过热信号通过和上述电流生成单元连接成第 一 电流镜后所生成的输出电流，与来自上述偏置电路的驱动电压来确定。
13. 根据权利要求1所述的超低压降型电压调节器，其特征在于 上述防过热电路包括电流生成单元，通过上述芯片驱动单元输入偏置电压后生成一定电流；过热检测单元，连接上述电流生成单元接受一定电流后检测温度变化并允 许在特定温度以上时采取动作；输出单元，输出防过热信号，上述防过热信号通过和上述电流生成单元连 接成第 一 电流镜后所生成的输出电流，与来自上述偏置电路的驱动电压来确定;触发信号生成单元，接受上述输出单元的防过热信号后向上述过热检测单 元反馈控制动作的触发偏置信号，同时作为输出控制信号加以输出；以及电流放大单元，通过和上述电流生成单元连接而成的第二电流镜生成输出 电流，接受上述触发信号生成单元所反馈的触发偏置信号后，控制上述输出电 流并加以;改大。
14. 根据权利要求12或13所述的超低压降型电压调节器，其特征在于 上述过热检测单元包括偏置电阻，根据上述电流生成单元所生成的一定电流而固定在特定电压上;以及过热检测晶体管，把基极与发射极端子分别连接到上述偏置电阻的两个端 子，使随着温度而变化的驱动电压能与上述偏置电阻的两端电压维持一致。
15. 根据权利要求13所述的超低压降型电压调节器，其特征在于 上述触发信号生成单元由施密特触发电路构成。
16. 根据权利要求13所述的超低压降型电压调节器，其特征在于 上述触发信号生成单元是由PMOS晶体管与NMOS晶体管所组成的逆变器构成的。
17. 根据权利要求13所述的超低压降型电压调节器，其特征在于 上述触发信号生成单元还包括了决定输出控制信号的输出控制用逆变器。
全文摘要
本发明涉及一种电压调节器，尤其是一种可以另外供应内部电路的动作电源且控制上述动作电源以处理芯片动作，从而减少备用电源的消耗并且在设计时尽量缩小芯片尺寸，可以对芯片的过负荷或过电压做出快速反应并稳定而确实地加以中止，即使在低电压输出时也具有超低压降特性(Ultra Low Dropout)的超低压降型电压调节器。
文档编号H02H7/20GK101364136SQ20081012660
公开日2009年2月11日 申请日期2008年6月17日 优先权日2007年8月6日
发明者张起硕 申请人:泰金技术株式会社