低功耗低压差电压调节器的制造方法
【专利说明】
【技术领域】
[0001]本发明涉及低压差电压调节器，特别涉及一种低功耗低压差电压调节器。
【【背景技术】】
[0002]图1为现有的一种低压差电压调节器的电路图。
[0003]如图1所示，所述低压差电压调节器包括运算放大器0P1、输出晶体管MP1、输出电容Cl、第一电阻Rl和第二电阻R2。第一电阻Rl和第二电阻R2串联于输出端VOUT和地之间。运算放大器的负相输入端与参考电压VREF相连，正相输入端与第一电阻Rl和第二电阻R2之间。运算放大器的输出端与输出晶体管MPl的栅极相连，所述输出晶体管MPl的源极与输入电源电压VIN相连，输出晶体管MPl的漏极与输出端VOUT相连。输出电容Cl连接于输出端VOUT和接地端之间。
[0004]所述运算放大器OPl的电源端与输入电源电压VIN相连。在正常工作时，运算放大器OPl上漏电流为lop，MPl上流过的驱动电流为Idrive，负载电流为Iload。所述运算放大器OPl会将这两个输入信号做运算，然后在运算放大器OPl的输出端送出运算后的电压来控制输出晶体管MP1，以提供适合负载端所需的电流。经过整个回路的运算后，最后会得到一个稳定的输出电压VOUT = VREF* (R1+R2) /R2。
[0005]当该低压差电压调节器进入待机状态时(即Iload = O时)，为了维持运算放大器OPl的工作，漏电流1p仍然需要存在，也就是说，同时，由于电阻Rl和R2同样会有一定的功耗，这样对于一些电池应用的情况，就会缩短电池的使用寿命。
[0006]随着现在电池应用越来越广泛，对低功耗的需求也越来越强烈。因此，有必要提出一种改进的方案来减小所述低压差电压调节器在待机时的功耗。
【
【发明内容】
】
[0007]本发明的目的之一在于提供低功耗低压差电压调节器，其在待机模式下具有很低的功耗，同时亦能在在待机模式下保持输出电压的稳定。
[0008]为了解决上述问题，本发明提供一种低压差电压调节器，其包括:输出晶体管，其包括第一连接端、第二连接端和控制端，其第一连接端与输入电源电压端相连，其第二连接端作为所述低压差电压调节器的输出端；运算放大器，其包括第一输入端、第二输入端、输出端和使能端，其第一输入端连接参考电压，第二输入端与所述低压差电压调节器的输出端相连，其输出端与所述输出晶体管的控制端相连；控制晶体管，其包括第一连接端、第二连接端和控制端，其第一连接端与输入电源电压端相连，其第二连接端与输出晶体管的控制端相连；待机模式控制器，其包括输入端和输出端，所述输出端与所述运算放大器的使能端以及所述控制晶体管的控制端相连，其中，所述待机模式控制器输入端接收待机信号，在待机信号有效时，所述待机模式控制器输出预定占空比的周期性的使能信号，在所述使能信号无效时，所述控制晶体管导通，所述输出晶体管截止，所述运算放大器停止工作，在所述使能信号有效时，所述控制晶体管截止，所述输出晶体管导通，所述运算放大器正常工作。
[0009]进一步的，所述使能信号的占空比是指有效持续时长与最小时钟周期的比值，所述预定占空比低于20 %。
[0010]进一步的，在待机信号无效时，所述待机模式控制器输出持续有效的使能信号REG_ENo
[0011]进一步的，低压差电压调节器还包括有:输出电容，其串联于所述低压差电压调节器的输出端与接地端之间。
[0012]进一步的，在所述运算放大器停止工作时，功耗为零。
[0013]进一步的，所述控制晶体管和所述输出晶体管为PMOS晶体管，PMOS晶体管的源极被称为第一连接端，PMOS晶体管的漏极被称为第二连接端，PMOS晶体管的栅极被称为控制端，所述运算放大器的第一输入端为负相输入端，第二输入端为正相输入端。
[0014]与现有技术相比，本发明在进入待机模式时，使得该运算放大器以及输出晶体管间歇式的工作，从而大大降低了运算放大器在待机模式下的功耗。
【【附图说明】】
[0015]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:
[0016]图1示出了现有的低压差电压调节器的电路示意图；
[0017]图2示出了本发明的低压差电压调节器在一个实施例中的电路示意图；
[0018]图3为图2中的各个信号的时序图。
【【具体实施方式】】
[0019]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0020]此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
[0021 ] 图2示出了本发明的低压差电压调节器在一个实施例中的电路示意图。如图2所示的，所述低压差电压调节器包括输出晶体管MP3、控制晶体管MP4、输出电容C2、运算放大器0P2、待机模式控制器。在一个实施例中，输出晶体管MP3、控制晶体管MP4、运算放大器0P2、待机模式控制器被集成于同一个芯片内，而输出电容C2位于芯片外。
[0022]所述输出晶体管MP3包括第一连接端、第二连接端和控制端，其第一连接端与输入电源电压端VIN相连，其第二连接端作为所述低压差电压调节器的输出端V0UT。所述运算放大器包括第一输入端、第二输入端、输出端和使能端REG_EN，其第一输入端连接参考电压VREF，第二输入端与所述低压差电压调节器的输出端VOUT相连，其输出端与所述输出晶体管MP3的控制端相连。所述控制晶体管MP4包括第一连接端、第二连接端和控制端，其第一连接端与输入电源电压端VIN相连，其第二连接端与输出晶体管的控制端相连。所述待机模式控制器包括输入端和输出端，所述输出端与所