专利名称：一种三相电源缺相检测电路的制作方法
技术领域：
本实用新型涉及缺相检测技术领域，尤其是指一种三相电源缺相检测电路。
技术背景现有的缺相检测电路大多采用分压方式检测，在实际运行的时候，电网电压波动、线路负载类型及连接方式等均会对缺相检测电路造成较大影响，有时，受线路负载的影响， 或电网电压波动时，现有的缺相检测电路容易产生误报、漏报等现象，而且，现有的缺相检 测电路使用的电子元器件多，结构复杂，生产成本较高。
发明内容本实用新型的目的在于克服现有技术的不足，提供一种结构简单、生产成本低，利 用相位来进行检测的三相电源缺相检测电路。为实现上述目的，本实用新型所提供的技术方案为一种三相电源缺相检测电 路，它包括有第一相、第二相、第三相及零线，第一相、第二相、第三相分别与第一二极管、第 二二极管、第三二极管的正极相连接，第一二极管、第二二极管、第三二极管负极并联后再 通过限流电阻连接至光电耦合器的第一脚上，光电耦合器的第二脚、第三脚分别与零线、地 线相连接，光电耦合器的第四脚连接至处理器上。本实用新型在采用了上述方案后，首先，第一二极管、第二二极管、第三二极管组 成半波整流电路，整流后的相位信号通过限流电阻、光电耦合器耦合到光电耦合器的输出 级并送入到处理器内。在三相正常时，光电耦合器输出的信号全部为低电平，缺一相时，输 出信号的波形中，高平周期大约4ms，低电平大约为16ms ；而缺二相时，输出信号的波形中， 高电平大约为12ms，低电平大约为8ms ；而缺三相时，输出信号全部为高电平。处理器通过 统计20ms内高平电持续的时间长短很容易判断出三相电源状态，并且，处理器可以根据前 后的状态，准确地区分缺三相与停电。采用本方案后的检测电路所使用的电子元器件少，生 产成本低，工作时所需的电流极低，发热量小，且不受电网电压波动、负载类型及连接方式 影响，检测结果准确可靠。
图1为本实用新型的电路原理图。图2为本实用新型实施例在三相正常时强弱电两端的波形图。图3为本实用新型实施例在缺一相时强弱电两端的波形图。图4为本实用新型实施例在缺二相时强弱电两端的波形图。图5为本实用新型实施例在缺三相或停电时强弱电两端的波形图。
具体实施方式
以下结合附图1至附图5对本实用新型作进一步说明，本实用新型的较佳实施例为本实施例所述的缺相检测电路，它包括有第一相A、第二相B、第三相C，其中，第一相A、 第二相B、第三相C分别与第一二极管D1、第二二极管D2、第三二极管D3正极相连接，第 一二极管D1、第二二极管D2、第三二极管D3负极并联后再通过限流电阻Rl连接至光电耦 合器Ul的一脚1上，光电耦合器Ul的二脚2、三脚3分别与零线N、地线D相连接，光耦Ul 的四脚4连接至处理器内。工作时，首先，第一二极管D1、第二二极管D2、第三二极管D3组 成半波整流电路，整流后的相位信号通过电阻R1、光电耦合器Ul输入级耦合到光电耦合器 Ul的输出级并输入到处理器，处理器扫描输入的波形(参见附图2至附图5)，当三相正常 时，(参见附图2)光耦输出的信号全部为低电平，缺一相时，(参见附图3)输出信号的波形 中，高平周期大约4ms，低电平大约为16ms ；而缺二相时，(参见附图4)输出信号的波形中， 高电平大约为12ms，低电平大约为8ms;而缺三相或停电时，(参见附图5)输出信号全部 为高电平。处理器通过统计20ms内高平电持续的时间长短很容易判断出三相电源状态，并 且，处理器可以根据前后的状态，准确地区分缺三相与停电。采用本方案后的检测电路所使 用的电子元器件少，生产成本低，工作时所需的电流极低，发热量小，且不受电网电压波动、 负载类型及连接方式影响，检测结果准确可靠。 以上仅针对我们国家电源频率为50Hz的情况进行分析，如采用其它工作频率，相 应的周期按(50/具体工作频率)*50Hz所对应的周期，来判断三相电源的状态。以上所述之实施例只为本实用新型之较佳实施例，并非以此限制本实用新型的实 施范围，故凡依本实用新型之形状、原理所作的变化，均应涵盖在本实用新型的保护范围 内。
权利要求一种三相电源缺相检测电路，它包括有第一相(A)、第二相(B)、第三相(C)、零线(N)，其特征在于第一相(A)、第二相(B)、第三相(C)分别与第一二极管(D1)、第二二极管(D2)、第三二极管(D3)的正极相连接，第一二极管(D1)、第二二极管(D2)、第三二极管(D3)的负极并联后再通过限流电阻(R1)连接至光电耦合器(U1)的一脚(1)上，光电耦合器(U1)的二脚(2)、三脚(3)分别与零线(N)、地线(D)相连接，光电耦合器(U1)的四脚(4)连接至处理器(CPU)。
专利摘要本实用新型提供一种三相电源缺相检测电路，它包括有第一相、第二相、第三相及零线，第一相、第二相、第三相分别与第一二极管、第二二极管、第三二极管的正极相连接，第一二极管、第二二极管、第三二极管负极并联后再通过限流电阻连接至光电耦合器的第一脚上，光电耦合器的第二脚、第三脚分别与零线、地线相连接，光电耦合器的第四脚连接至处理器上。采用了上述方案后，第一二极管、第二二极管、第三二极管组成半波整流电路，整流后的相位信号通过限流电阻、光电耦合器耦合到光电耦合器的输出级并送入到处理器内。处理器可以根据电平前后的状态，准确地区分缺三相与停电。
文档编号H02H3/253GK201616655SQ20102010512
公开日2010年10月27日 申请日期2010年1月27日 优先权日2010年1月27日
发明者付爱喜 申请人:付爱喜