专利名称：基于数字控制电位器技术的过流速断保护电路的制作方法
技术领域：
本实用新型涉及一种过流速断保护电路，特别是基于数字控制电位器技术的过流速断保护电路，其用于永磁机构控制器的过流速断保护装置。
背景技术：
中国专利文献CN101783495A公开《通信总线防高压侵入保护装置及其保护方法》 (专利申请号200910045438. 0)，该装置包括，壳体和设于壳体内的保护电路；壳体的一侧壁上设有正常总线端，壳体的另一侧壁上设有防高压入侵的总线端接地端及指示灯Dl ； 保护电路包括显示报警电路、防雷击电路、过流速断保护电路；显示报警电路的两端和防雷击电路的两端并接在放高压侵入的总线两端；过流速断保护电路分别与防高压入侵的总线两端、正常总线端连接；该装置串接在计算机与外部设备之间的总线中；当有220V高电压侵入本装置的总线端，有大电流流过，元器件使其温度快速上升，会迅速进入高阻态，电流被迅速夹断，该装置自动显示报警、切断电源，保护了通信设备，还具有即时显示报警和防雷电功能。该装置的过流速断保护电路包括入防止高压侵速断保护器R2、R3，瞬态抑制二极管T2、T3 ；防止高压侵速断保护器R2的端1、R3的端1分别与防高压入侵的总线两端连接，瞬态抑制二极管T2、T3的正端分别与正常总线的两端、防止高压侵速断保护器R2、R3 的端2并接，瞬态抑制二极管T2、T3的负端相连。瞬态抑制二极管T2、T3的正端。防止高压侵速断保护器R2、R3采用高分子聚合物正系数温度电阻。该装置由于其结构所限，其保护效果并不太理想。据申请人所知，目前使用的过流速断保护电路多数采用AD芯片采样电路，其工作原理是将交流电流模拟信号转换为数字信号，再经微处理器MCU处理，运用方均根、FFT、 DFT等算法计算每个采样周期的电流幅值大小，并将计算出的电流幅值与过流速断的设定的标准值进行对比，实现过流速断保护功能。申请人在研究中发现，AD采集芯片采集完电流模拟信号至少需要半个周期(10ms)，否则计算出来的值是不准确的。然后还要通过一些算法计算这个周期的幅值大小，再进行过流速断保护。由此可知，采用AD芯片采样电路的永磁机构控制器的过流速断保护响应时间必定大于10ms。过流速断响应时间带来的后果是可想而知的，应当尽量避免。因此，利用先进的数字控制电位器技术来改造现有的过流速断保护电路，以提高永磁机构控制器的过流速断保护装置的性能，是当务之急。在电力线路发生过流速断故障时，尽可能减小永磁机构控制器的响应时间，使永磁机构真空开关快速分闸， 从而达到快速保护的目的，减少因过流速断故障造成的线路损失。这是永磁机构控制器的过流速断保护装置要解决的问题。
发明内容本实用新型目的是，针对现有技术存在的不足，进行改进，提出并研究一种基于数字控制电位器技术实现过流速断保护电路。本实用新型的构想在于，利用先进的数字控制电位器技术，采用硬件电路，由其通过运用设定的标准值与测定值相互比较的方法实现快速过流速断保护。[0006]本实用新型的技术解决方案是，包括整流电路、电位器电路、微处理器MCU三部分，整流电路与电位器电路配连，电位器电路与微处理器MCU配接，其特征在于，整流电路采用精密全波整流电路，电位器电路采用数字控制电位器模块；精密全波整流电路采用二组全波整流电路，二组全波整流电路的输出端分别接于数字控制电位器模块的二个输入端。其特征在于，全波整流电路由限幅单元电路、滤波单元电路、全波整流单元电路和射级跟随器单元电路组成；限幅单元电路采用二只限幅二极管串连组成；滤波单元电路采用了无源一阶滤波单元和无源二阶滤波单元，无源一阶滤波单元由电阻、电容相连组成，无源二阶滤波单元采用由电阻配接电阻R6和电容构成的阻容滤波电路组成；全波整流单元电路由低功耗JFET输入运算放大器与外围元件输入电阻、反馈电阻、反馈二极管组成；射级跟随器单元电路由第一级JFET输入运算放大器和第二级JFET输入运算放大器组成；其中，限幅单元电路与无源一阶滤波单元并接，无源一阶滤波单元的输出接第一级JFET输入运算放大器的输入端，第一级JFET输入运算放大器的输出通过输入电阻分别配接低功耗 JFET输入运算放大器的二个放大器，低功耗JFET输入运算放大器的输出端接无源二阶滤波单元，无源二阶滤波单元的输出端接第二级JFET输入运算放大器，第二级JFET输入运算放大器的输出端接数字控制电位器模块。其特征在于，数字控制电位器模块由数字控制电位器和低功耗双电压比较器连接组成。其特征在于，数字控制电位器采用一片X9C103芯片，低功耗双电压比较器采用一片LM193A芯片。其特征在于，微处理器MCU采用超低功耗ATmega644微处理器。本实用新型的工作过程首先，通过微处理器MCU设定过流速断电流保护定值，再将过流速断电流保护定值转换为数字控制电位器X9C103输出的基准比较电压Ukef，将Ukef作为电压比较器LM193A 的比较参考电压。2路电流模拟信号经精密全波整流电路所采用的二组全波整流电路处理后，输出直流电平信号Uadi和U ^2给电压比较器LM193A，电压比较器LM193A将Uadi (U 与Ukef进行实时比较，当Uadi (^1)2)>队@时，电压比较器01193々立即产生中断信号INTO (INTl)给微处理器MCU，微处理器MCU立即执行过流速断保护任务。本实用新型的优点与效果是，提出的过流速断保护电路结构简单，能为节省高速 AD采集芯片创造条件，也不需要采用复杂的计算算法，同时降低了对微处理器MCU的运算速度的要求，使用普通的微处理器MCU就可以满足该过流速断保护电路的要求，从而会大大降低了永磁机构控制器的成本。该过流速断保护电路采用电压比较器硬件电路进行比较的方法，简化了过流速断保护控制过程，使过流速断保护响应时间更快，控制过程更加稳定。本实用新型的创新点是将数字控制电位器技术应用于过流速断保护电路，采用数字控制电位器技术应用于过流速断保护电路产生的效果是，电路结构简单、过流速断保护响应时间快(响应时间小于5ms)，控制过程稳定、抗干扰能力强、制作成本低。
[0015]图1、本实用新型的电路原理结构框图；图2、本实用新型的数字控制电位器模块电路图；图3、图2所示电路中的U·大于Ukef时电压比较器中断信号INTO输出的电压波形图；图4、本实用新型电路设计原理图。
具体实施方式
下面，根据附图对本实用新型的实施例进行详细说明。如图1、图2、图3、图4所示，本实用新型包括精密全波整流电路、数字控制电位器模块、MCU三部分。精密全波整流电路与数字控制电位器模块配连，数字控制电位器模块与微处理器MCU配接。精密全波整流电路采用二组全波整流电路，二组全波整流电路的输出端分别接于数字控制电位器模块的二个输入端；全波整流电路由限幅单元电路、滤波单元电路、全波整流单元电路和射级跟随器单元电路组成。其中一个全波整流电路的组成是限幅单元电路采用二只限幅二极管DP1、DP2串连组成；滤波单元电路采用了无源一阶滤波单元和无源二阶滤波单元，无源一阶滤波单元由电阻R1、电容Cl相连组成，无源二阶滤波单元采用由电阻R5配接电阻R6和电容C2、C3构成的阻容滤波电路组成；全波整流单元电路由低功耗JFET输入运算放大器U1B、UlC与外围元件输入电阻R2、R3、反馈电阻R4、反馈二极管Dl组成；射级跟随器单元电路由第一级 JFET输入运算放大器UlA和第二级JFET输入运算放大器UlD组成；其中，限幅单元电路与无源一阶滤波单元并接，无源一阶滤波单元的输出接第一级JFET输入运算放大器UlA的输入端，第一级JFET输入运算放大器UlA的输出通过输入电阻R2、R3分别配接低功耗JFET 输入运算放大器的二个放大器U1B、U1C，低功耗JFET输入运算放大器的UlB输出端接无源二阶滤波单元，无源二阶滤波单元的输出端接第二级JFET输入运算放大器U1D，第二级 JFET输入运算放大器的输出端接数字控制电位器模块。另外一个全波整流电路的组成是限幅单元电路采用二只限幅二极管DP3、DP4串连组成；滤波单元电路采用了无源一阶滤波单元和无源二阶滤波单元，无源一阶滤波单元由电阻R7、电容C6相连组成，电容C6接地；无源二阶滤波单元采用由电阻Rll配接电阻 R12和电容C7、C8构成的阻容滤波电路组成；全波整流单元电路由低功耗JFET输入运算放大器U2B、U2C与外围元件输入电阻R8、R9、反馈电阻R10、反馈二极管D2组成；射级跟随器单元电路由第一级JFET输入运算放大器U2A和第二级JFET输入运算放大器U2D组成；其中，限幅单元电路与无源一阶滤波单元并接，无源一阶滤波单元的输出接第一级JFET输入运算放大器U2A的输入端，第一级JFET输入运算放大器U2A的输出通过输入电阻R8、R9分别配接低功耗JFET输入运算放大器的二个放大器U2B、U2C，低功耗JFET输入运算放大器的U2B输出端接无源二阶滤波单元，无源二阶滤波单元的输出端接第二级JFET输入运算放大器U2D，第二级JFET输入运算放大器的输出端接数字控制电位器模块。数字控制电位器模块由数字控制电位器和低功耗双电压比较器连接组成。其中数字控制电位器由集成电路芯片U3和外围元件电阻R13、R14、电容C12、C13、C14 组成。集成电路芯片U3的1脚接微处理器MCU的输入INTO、电阻R13 —端、电容C12 —端，集成电路芯片U3的2脚接U3的6脚、低功耗双电压比较器的5脚、电容C14 一端，集成电路芯片U3的3脚为集成电路芯片U3的一输入端，与精密全波整流电路的第二级JFET输入运算放大器UlD的输出端相接；集成电路芯片U3的4脚接地，集成电路芯片U3的5脚为集成电路芯片U3的另一输入端，与精密全波整流电路的第二级JFET输入运算放大器U2D的输出端相接；集成电路芯片U3的6脚接电容C14 一端，集成电路芯片U3的7脚接电容C13 另一端、电阻R14 —端、通过微处理器MCU的输入INTl，集成电路芯片U3的8脚接电源+5V。 集成电路芯片U3采用LM193A芯片。LM193A芯片作为电压比较器。低功耗双电压比较器由集成电路芯片U2和电容Cll组成。集成电路芯片U2的1 脚、2脚、7脚分别接于微处理器MCU的相应端口 PD4、PD6，PD7，集成电路芯片U2的3脚接电源+5V、电容Cl 1的一端，电容Cl 1的另一端接地，集成电路芯片U2的6脚接地，集成电路芯片U2的8脚接电源+5V.集成电路芯片U2采用X9C103芯片。X9C103芯片作为数字可调电位器。数字控制电位器模块中，Uadi和Uad2是第1路和第2路电流模拟信号经过精密全波整流电路处理后转换而成的电压信号。电阻R13和X9C103等效电路组成分压电路。X9C103 等效电路相当于数字可调电位器。通过微处理器MCU设定X9C103等效电路的电阻值，就可以改变基准电压Ukef的幅值，将Ukef设定为过流速断基准比较电压，通过电压比较器LM193A 将Uadi和Um2与Ukef进行实时比较，当U· (Uad2) > Ueef时，电压比较器LM193A立即产生中断信号INTO或者INTl。微处理器MCU采用超低功耗ATmega644微处理器。本实用新型中微处理器MCU设定过流速断基准比较电压Uref的设置方法将数字控制电位器的档位设置为η档时，基准电源电压为V。则每一档的电压步进 P=V/n。采用电流标准源输入标准电流la。当第1 (2)路电流模拟信号输入标准过流速断的电流后，经精密全波整流电路输出的第1 (或第2)路电压信号^111 (或Uad2)到电压比较器的输入端，数字控制电位器按照从高到低的顺序逐次的向下步进。当步进到某个点t时， 电压比较器发出中断信号INTO(或者INT1)。微处理器MCU检测到中断信号，微处理器MCU 记下该步进值t。则标准电流Ia和过流速断基准比较电压REF系数先的关系公式如下
权利要求1.基于数字控制电位器技术的过流速断保护电路，包括整流电路、电位器电路、微处理器MCU三部分，整流电路与电位器电路配连，电位器电路与微处理器MCU配接，其特征在于， 整流电路采用精密全波整流电路，电位器电路采用数字控制电位器模块；精密全波整流电路采用二组全波整流电路，二组全波整流电路的输出端分别接于数字控制电位器模块的二个输入端。
2.根据权利要求1所述的基于数字控制电位器技术的过流速断保护电路，全波整流电路由限幅单元电路、滤波单元电路、全波整流单元电路和射级跟随器单元电路组成；限幅单元电路采用二只限幅二极管串连组成；滤波单元电路采用了无源一阶滤波单元和无源二阶滤波单元，无源一阶滤波单元由电阻、电容相连组成，无源二阶滤波单元采用由电阻配接电阻R6和电容构成的阻容滤波电路组成；全波整流单元电路由低功耗JFET输入运算放大器与外围元件输入电阻、反馈电阻、反馈二极管组成；射级跟随器单元电路由第一级JFET输入运算放大器和第二级JFET输入运算放大器组成；其中，限幅单元电路与无源一阶滤波单元并接，无源一阶滤波单元的输出接第一级JFET输入运算放大器的输入端，第一级JFET输入运算放大器的输出通过输入电阻分别配接低功耗JFET输入运算放大器的二个放大器， 低功耗JFET输入运算放大器的输出端接无源二阶滤波单元，无源二阶滤波单元的输出端接第二级JFET输入运算放大器，第二级JFET输入运算放大器的输出端接数字控制电位器模块。
3.根据权利要求1所述的基于数字控制电位器技术的过流速断保护电路，其特征在于，数字控制电位器模块由数字控制电位器和低功耗双电压比较器连接组成。
4.根据权利要求1所述的基于数字控制电位器技术的过流速断保护电路，其特征在于，数字控制电位器采用一片X9C103芯片，低功耗双电压比较器采用一片LM193A芯片。
5.根据权利要求1所述的基于数字控制电位器技术的过流速断保护电路，其特征在于，微处理器MCU采用超低功耗ATmega644微处理器。
专利摘要本实用新型涉及基于数字控制电位器技术的过流速断保护电路，其包括精密全波整流电路、数字控制电位器模块、微处理器，精密全波整流电路与数字控制电位器模块配连，数字控制电位器模块与微处理器MCU配接，精密全波整流电路采用二组全波整流电路，二组全波整流电路的输出分别接于数字控制电位器模块的二个输入端；数字控制电位器模块由数字控制电位器和低功耗双电压比较器连接组成。优点与效果是，电路结构简单，节省成本，不需要采用复杂的计算算法，同时降低了对微处理器MCU的运算速度的要求，简化了过流速断保护控制过程，使过流速断保护响应时间更快，响应时间小于5ms，控制过程更加稳定。
文档编号H02H7/125GK201985513SQ201120074688
公开日2011年9月21日 申请日期2011年3月21日 优先权日2011年3月21日
发明者罗湘炜, 贺晓红, 马斌 申请人:湖北网安科技有限公司