专利名称：一种用于芯片使能零关断电流的高压转低压电源电路的制作方法
技术领域：
本实用新型属于集成电路芯片技术，具体涉及一种用于芯片使能零关断电流的高压转低压电源电路。
背景技术：
高压供电的集成电路，其内部可分为高压电源模块和低压电源模块，高压电源模块的供电直接由外接高压电源提供，低压电源模块的供电需要用高压电源转化为低压电源后供电。对于整个芯片系统，芯片使能模块是最先开始动作的模块，此模块一般不能采用低压模块供电，因为从上电顺序来说是由芯片使能模块发出有效控制信号后，高压转低压电源模块才开始工作。因此需要构架一个采用高压电源直接供电的芯片使能模块，且随着对于节能的要求越来越高，当芯片处于关断状态时，要求整个芯片的静态电流基本为零，如何根据这两个要求架构的芯片使能模块成为高性能高压芯片都需要解决的问题。解决这方面的问题现行的方法有两种，一种是使芯片使能模块无论是在开启状态还是在关断状态都会消耗很小的静态电流，但这种方式首先是没有满足关断静态电流为零的要求，且为了使静态电流很小，电路内部需要串接很大的电阻来限制静态电流，增加了芯片成本，这种方式的优点的工作比较稳定，缺点是性能指标较差，实现成本较高。另外一种是采用特殊器件比如JFET，利用JFET的器件特性，在芯片处于关断状态时，由JFET提供一个经过高压转换为低压电源的电压给内部逻辑电路供电，由于内部逻辑电路是数字电路， 数字电路在静态工作时消耗的电流基本为零，且能输出有效的控制信号，因此用JFET之类的器件架构的芯片使能模块电路简单，实现起来比较方便，但由于JFET是特殊器件，工艺实现需要增加额外光刻，且器件特性比较难以控制，风险性比较大。鉴于现行的产品成本的考虑以及芯片工作电压越来越高，需要一种新的架构来解决芯片使能电路的供电问题。
发明内容本实用新型的目的在于提供一种用于芯片使能零关断电流的高压转低压电源电路，该电路可以适用于任何一种高压供电的集成电路，电路相对简单，工作稳定可靠，对器件的耐压要求不高。本实用新型一种用于芯片使能零关断电流的高压转低压电源电路，包括使能控制电路，高压PMOS管比例电流镜，二极管串联网络，电流放大输出电路。使能控制电路由高压 NMOS管m和第一电阻Rl组成，高压NMOS管附的栅端接输入控制信号INl，源端接地电平，漏端接第一电阻Rl的一端。根据NMOS管的器件特性，当控制信号mi的电压小于高压 Os管m的开启电压VTH时，高压匪os管m处于截止状态，流过此高压nmos管m的电流为零，当控制信号mi的电压大于高压NMOS管m的开启电压VTH时，高压NMOS管m开始导通，有电流流过此高压NMOS管，第一电阻Rl的作用是用来限制流过高压NMOS管m的电流，第一电阻Rl的另外一端接高压PMOS管比例电流镜的第一高压PMOS管Pl的漏端和栅端。高压PMOS管比例电流镜由第一高压PMOS管Pl和第二高压PMOS管P2组成，第一高压PMOS管Pl和第二高压PMOS管P2的源端同时接高压电源VDD，栅端连接在一起接到第一高压PMOS管Pl的漏端，由于第一高压PMOS管Pl和第二高压PMOS管P2的栅端和源端的电压差始终一致，所以流过这两个高压PMOS管的电流基本上与这两个高压PMOS管的沟道宽度W和沟道长度L的比值K有关。比值K的设置可以根据电路需求设定。第一高压 PMOS管Pl的漏端接使能控制电路1中第一电阻Rl的一端，第二高压PMOS管P2的漏端接二极管串联网络的输入端和电流放大输出电路的输入端。二极管串联网络，由多个二极管串联组成，二极管的连接方式为第一二极管Dl的负端接地电位，正端接第二二极管D2的负端，第二二极管D2的正端接第三二极管D3的负端，二极管的个数N由电路需求决定。第N 二极管DN的正端接高压PMOS管比例电流镜中第二高压PMOS管的漏端和电流放大输出电路中NPN三极管Ql的基极端。电流放大输出电路由NPN三极管Ql和第二电阻R2组成。NPN三极管Ql的集电极接高压电源VDD，基极接高压PMOS管比例电流镜中第二高压PMOS管的漏端和二极管串联网络中第N 二极管DN的正端。发射极接第二电阻R2的一端，同时作为低压电源VOUT的输出。第二电阻R2的另外一端接地电平本实用新型利用高压NMOS管的器件特性，第一高压NMOS管m的漏端相对于地电位可以耐高压，所以在第一高压NMOS管m处于关断状态时，其漏端的电位接近高压电源 VDD，器件可以安全工作。本实用新型不需要特殊的器件，直接采用高压工艺中常用器件来实现芯片使能模块所需要的高压转低压电源。电路结构比较简单，控制起来稳定可靠。具体而言，本实用新型具有以下技术特点本实用新型电路对于高压电源转低压电源的处理，不需要传统的消耗静态电流的架构，也不需要采用特殊器件来实现高压转低压电源，采用高压工艺中最常用的器件来实现相同的功能，因此能减少工艺制造成本，同时也能保证在芯片使能关断状态下静态电流为零，且低压输出电源随高压电源变化基本没有波动，实现稳压输出，工作安全可靠。
图1为本实用新型一种用于芯片使能零关断电流的高压转低压电源电路；图2为本实用新型使能控制电路的结构示意图；图3为本实用新型高压PMOS管比例电流镜的结构示意图；图4为本实用新型二极管串联网络的结构示意图；图5为本实用新型电流放大输出电路的结构示意图；图6为本实用新型低压输出VOUT随高压电源VDD的变化示意图；图中1、使能控制电路；2、高压PMOS管比例电流镜；3、二极管串联网络；4、电流放大输出电路。
具体实施方式
如图1所示的一种用于芯片使能零关断电流的高压转低压电源电路，包括使能控制电路1，高压PMOS管比例电流镜2，二极管串联网络3，电流放大输出电路4。使能控制电路1由高压NMOS管m和第一电阻Rl组成，高压NMOS管m的栅端接输入控制信号INl，源端接地电平，漏端接第一电阻Rl的一端。根据NMOS管的器件特性，当控制信号mi的电压小于高压NMOS管m的开启电压VTH时，高压NMOS管m处于截止状态，流过此高压NMOS管 Ni的电流为零，当控制信号mi的电压大于高压NMOS管m的开启电压VTH时，高压NMOS 管W开始导通，有电流流过此高压NMOS管，第一电阻Rl的作用是用来限制流过高压NMOS 管附的电流，第一电阻Rl的另外一端接高压PMOS管比例电流镜2的第一高压PMOS管Pl 的漏端和栅端。高压PMOS管比例电流镜2由第一高压PMOS管Pl和第二高压PMOS管P2组成，第一高压PMOS管Pl和第二高压PMOS管P2的源端同时接高压电源VDD，栅端连接在一起接到第一高压PMOS管Pl的漏端，由于第一高压PMOS管Pl和第二高压PMOS管P2的栅端和源端的电压差始终一致，所以流过这两个高压PMOS管的电流基本上与这两个高压PMOS 管的沟道宽度W和沟道长度L的比值K有关。比值K的设置可以根据电路需求设定。第一高压PMOS管Pl的漏端接使能控制电路1中第一电阻Rl的一端，第二高压PMOS管P2的漏端接二极管串联网络3的输入端和电流放大输出电路4的输入端。二极管串联网络3，由多个二极管串联组成，二极管的连接方式为第一二极管Dl的负端接地电位，正端接第二二极管D2的负端，第二二极管D2的正端接第三二极管D3的负端，以此类推，二极管的个数N由电路需求决定。第N 二极管DN的正端接高压PMOS管比例电流镜2中第二高压PMOS管的漏端和电流放大输出电路4中NPN三极管Ql的基极端。电流放大输出电路4由NPN三极管Ql和第二电阻R2组成。NPN三极管Ql的集电极接高压电源VDD，基极接高压PMOS管比例电流镜2中第二高压PMOS管的漏端和二极管串联网络3中第N 二极管DN的正端。发射极接第二电阻R2的一端，同时作为低压电源VOUT的输出，第二电阻R2的另外一端接地电平。如图2所示是使能控制电路1的结构示意图，由第一高压NMOS管m和第一电阻 RI组成，连接方法如图1所述。第一高压NMOS管m的漏端可以耐高压，当此高压管处于截止状态时，由于由高压PMOS管比例电流镜2中第一高压PMOS管Pl，第一电阻Rl，第一高压NMOS管m组成的由高压电源VDD与地之间没有直流通路，所以第一高压NMOS管m的漏端电位就是高压电源VDD，这也是此处采用高压NMOS管的原因。当第一高压NMOS管m 的栅端的电位高于其开启电压VTH时，管子开始导通有电流流过，第一电阻Rl可以限制电流值的大小。如图2所示是高压PMOS管比例电流镜2的电路示意图，连接方法见图1所述，由于第一高压PMOS管Pl和第二高压PMOS管P2的栅端和源端的电位差VGS相等，所以根据 PMOS管的饱和区电流公式I=_uO*Cqx*(W/L)* (VGS-VTH) 2，u0和Cqx为工艺常数，流过这两个高压PMOS管的电流只和管子的沟宽W和沟长L的比值成正比关系。所以可以根据电路需要的电流合理设置两个高压PMOS管的W/L的比例值。如图3所示是二极管串联网络3的电路示意图，连接方法见图1所示，根据二极管正向导通电压基本为0. 7V左右这一器件特性，可以用多个二极管串联来做电压钳位作用， 比如需要3. 5V的钳位电压，需要5个二极管串联起来，需要4. 2V的输出电压，需要6个二极管串联起来。实际二极管的个数可以根据电路需要合理设置。如图4所示是电流放大输出电路4的电路示意图，连接方法见图1所示，由于由高压PMOS管2中第二高压PMOS管和二极管串联网络3组成的电压钳位电路没有电流驱动能力，解决的方法是用NPN三极管接成射极跟随电路，利用NPN三极管的电流放大特性提高输出端的电流驱动能力，图中三极管Ql的基极接到二极管串联网络3的第N 二极管DN的正端，输出端VOUT为此三极管的发射极，由于三极管的基极电位和发射极电位的电压差和二极管的正向导通电压0. 7V 一致，所以输出VOUT的电压为二极管串联网络3输出的钳位电压减去0. 7V，就是输出VOUT的输出电压值。图中的第二电阻R2的作用是提供NPN三极管 Ql的直流到地通路，当VOUT端没有负载电流时，电路工作不会出现异常。如图5所示是低压输出VOUT随高压电源VDD的变化示意图。从图中可以看出，当高压电源VDD从零开始上升时，输出VOUT最终稳定在一个固定的电压值，此电压值的大小由二极管串联网络2中的二极管串联个数N决定，输出VOUT大致为(N-I) *0. 7V。本实用新型低压输出VOUT随高压电源VDD的变化如图6所示。
权利要求1. 一种用于芯片使能零关断电流的高压转低压电源电路，其特征是包括使能控制电路(1)，高压PMOS管比例电流镜(2)，二极管串联网络(3)，电流放大输出电路(4)；所述使能控制电路(1)由高压NMOS管(Ni)和第一电阻(R1)，高压NMOS管(Ni)的栅端接输入控制信号IN1，源端接地电平，漏端接第一电阻(Rl)的一端；根据NMOS管的器件特性，当控制信号mi的电压小于高压NMOS管(Ni)的开启电压VTH时，高压NMOS管(Ni) 处于截止状态，流过此高压NMOS管(Ni)的电流为零，当控制信号mi的电压大于高压NMOS 管(Ni)的开启电压VTH时，高压NMOS管(Ni)开始导通，有电流流过此高压NMOS管，第一电阻(Rl)的作用是用来限制流过高压NMOS管(Ni)的电流，第一电阻(Rl)的另外一端接高压 PMOS管比例电流镜(2)的第一高压PMOS管(Pl)的漏端和栅端；所述高压PMOS管比例电流镜(2)由第一高压PMOS管(Pl)和第二高压PMOS管(P2) 组成，第一高压PMOS管(Pl)和第二高压PMOS管(P2)的源端同时接高压电源VDD，栅端连接在一起接到第一高压PMOS管(Pl)的漏端，由于第一高压PMOS管(Pl)和第二高压PMOS 管(P2)的栅端和源端的电压差始终一致，所以流过这两个高压PMOS管的电流基本上与这两个高压PMOS管的沟道宽度W和沟道长度L的比值K有关；第一高压PMOS管Pl的漏端接使能控制电路(1)中第一电阻(Rl)的一端，第二高压PMOS管(P2)的漏端接二极管串联网络(3)的输入端和电流放大输出电路(4)的输入端；所述二极管串联网络(3)，由多个二极管串联组成，二极管的连接方式为第一二极管 (Dl)的负端接地电位，正端接第二二极管(D2)的负端，第二二极管(D2)的正端接第三二极管(D3)的负端，以此类推，二极管的个数N由电路需求决定；第N 二极管DN的正端接高压 PMOS管比例电流镜(2)中第二高压PMOS管(P2)的漏端和电流放大输出电路(4)中NPN三极管(Ql)的基极端；所述电流放大输出电路(4)由NPN三极管(Ql)和第二电阻(R2)组成；NPN三极管(Ql) 的集电极接高压电源VDD，基极接高压PMOS管比例电流镜(2)中第二高压PMOS管(P2)的漏端和二极管串联网络(3)中第N 二极管DN的正端，发射极接第二电阻(R2)的一端，同时作为低压电源VOUT的输出，第二电阻(R2)另外一端接地电平。
专利摘要本实用新型公开了一种用于芯片使能零关断电流的高压转低压电源电路，包括使能控制电路，高压PMOS管比例电流镜，二极管串联网络，电流放大输出电路。本实用新型不需要特殊的器件，直接采用高压工艺中常用器件来实现芯片使能模块所需要的高压转低压电源。本实用新型具有以下技术特点本实用新型电路对于高压电源转低压电源的处理，不需要传统的消耗静态电流的架构，也不需要采用特殊器件来实现高压转低压电源，采用高压工艺中最常用的器件来实现相同的功能，因此能减少工艺制造成本，同时也能保证在芯片使能关断状态下静态电流为零，且低压输出电源随高压电源变化基本没有波动，实现稳压输出，工作安全可靠。
文档编号H02M3/156GK202309520SQ20112040730
公开日2012年7月4日 申请日期2011年10月24日 优先权日2011年10月24日
发明者周飙, 张立新, 张韬, 易扬波, 李海松, 邹宇彤, 陈健 申请人:无锡芯朋微电子有限公司