专利名称：一种可控制静态电流限流加速保护电路的制作方法
技术领域：
本发明是关于限流保护电路，发明重点在于对限流电路的控制，包括静态电流的控制以及加快限流动作时间的控制。
背景技术：
限流保护是重要的保护电路之一，是电源产品中不可缺少的组成部分之一，可用于保护集成电路不受突发大电流的影响。限流保护不同于过流保护，限流具有电流保持功能。当发生过流时，限流保护电路可以把最大电流控制在预设定的范围内，不但保护了其它电路，而且可以不影响其它电路的正常工作。另外独立的限流保护集成电路，还可用于供电电源输出电流限流使用，比如笔记本，计算机外设如USB输出电流保护等方面的应用。限流保护以不影响正常电路工作为前提，同时要求准确地发生限流保护作用。目前，由于集成电路的速度和复杂性越来越高，所以也对限流电路动作的快速性提出了更高的要求。除此之外，因为正常工作时，要求限流保护电路对正常电路的影响越小越好，所以也要求限流保护电路本身消耗的静态电流越小越好，以提高工作效率，适应低功耗的发展趋势。一种已知的限流电路如图一所示。P7是PMOS晶体管，其漏极为V0UT1，在这里用作大电流输出。P6是PMOS晶体管，其漏极是V4，其栅极与P7PM0S晶体管的栅极共同连接为V3，在这里用于电流控制。需要说明的是如果两个晶体管大小成比例，并且三端(漏、栅和源极)电压大小一样，则各自流过的电流与本身的大小必然成相应比例。举例来说，假定P6PM0S晶体管的大小与P7PM0S晶体管的大小成比例，如果可以控制P6PM0S晶体管的漏极和P7PM0S晶体管的漏极电压也相同的话，流过P6PM0S晶体管的电流会与流过P7PM0S晶体管的电流比较精确地成相应比例。换句话说，通过控制P6PM0S晶体管的电流可以成比例的控制P7PM0S晶体管的电流，也就是控制了流出到负载LOADl的电流。为达到此目的，需要控制P6PM0S晶体管和P7PM0S晶体管的漏极电压一致，此控制是由P8PM0S晶体管和P9PM0S晶体管来完成的。如图一所示，P8PM0S晶体管的源极与P6PM0S晶体管的漏极连接于V4，P9PM0S晶体管的源极与P7PM0S晶体管的漏极连接于VOUTl ；P8PM0S晶体管与P9PM0S晶体管的栅极连接在一起，并且与P8PM0S晶体管的漏极连接；13电流源和14电流源分别连接于P8PM0S晶体管的漏极和P9PM0S晶体管的漏极。举一例子说明，如果13电流源和14电流源的大小一样，则流经P8PM0S晶体管和P9PM0S晶体管的电流相同，假设P8PM0S晶体管和P9PM0S晶体管的大小也相同，则其栅源电压相同，也就是V4和VOUTl的电压大小一样，从而控制P6PM0S晶体管和P7PM0S晶体管的漏极电压相同。P10PM0S晶体管的栅极连接于P9PM0S晶体管的漏极，其源极连接于V4，漏极与ISETl电流源和OPl运算放大器的正极连接。通常应用情况下，要求13电流源和14电流源的电流比较小一些，因为它们属于静态电流，即是说无论电路工作在什么状态，这部分电流是必然要消耗的。由于流经P6PM0S晶体管的电流，等于13电流源的电流和ISETl电流源的电流之和，如果13电流源的电流很小的话，在这里我们可以忽略，从而流经P6PM0S晶体管的电流近似等于ISETl电流源的电流。这样只要设定了 ISETl的电流大小，就可以控制P6PM0S晶体管的电流大小，也就可以控制P7PM0S晶体管的电流大小，该电流就是我们需要限定的电流值。OPl运算放大器负极极连接于一个参考电压源VREF1，正极连接于ISETl电流源和P10PM0S晶体管的漏极，其输出连接于V3点。OPl运算放大器的作用是保持整个限流电流环路反馈的建立，同时对限流电路的反应时间和效果具有关键的作用。
该已知的限流电路的主要缺点是发生过流时反应时间较慢，不适应快速反应的应用场合。这是因为P7PM0S晶体管，通常做为功率管，尺寸较大，其栅极寄生电容也较大，发生限流作用时，需要快速拉升其栅极，而其拉升能力受到OPl运算放大器静态电流的限制。在这种情况下，如果想得到快速拉升能力，通常以增大静态电流为代价，这样就会影响工作的效率。
发明内容
本发明的目的在于提供一种限流加速保护电路，以避免发生过流时反应时间较慢，不适应快速反应的应用场合的技术问题。为解决上述技术问题，本发明的实施方式提供了一种限流加速保护电路，所述电路包括:一主限流电路、一预判断过流电路(A)、一限流环路切换电路(B)、一静态电流控制切换电路(C);预判断过流电路(A)包括三个端口，端口一与电压输出端(V0UT2)连接，端口二与主限流电路的第一 PMOS晶体管(Pl)和第二 PMOS晶体管(P2)的栅极连接，并连接到主限流电路的运算放大器(0P2)的输出端，端口三与限流环路切换电路⑶的端口六和静态电流控制切换电路(C)的端口七相连接；限流环路切换电路(B)的端口四连接于主限流电路第五PMOS晶体管(P5)的漏极和第三电源(ISET2)之间，端口五与主限流电路的运算放大器(0P2)的正极相连，端口六还与静态电流控制切换电路(C)的端口七相连；静态电流控制切换电路(C)的端口八与主限流电路的运算放大器(0P2)的端口零连接。进一步地，主限流电路包括第一 PMOS晶体管(Pl)和第二 PMOS晶体管(P2)栅极相连，共栅极(V2)同时连接于运算放大器(0P2)的输出端以及预判断过流电路(A)的端口二 ；第二 PMOS晶体管(P2)的漏极(V0UT2)是电路的输出端，连接负载(L0AD2);第三PMOS晶体管(P3)和第四PMOS晶体管(P4)同样是栅极相连接；第三PMOS晶体管(P3)和第四PMOS晶体管(P4)的源极分别连接于第一 PMOS晶体管(Pl)的漏极和第二 PMOS晶体管(P2)的漏极；第三PMOS晶体管(P3)的源极还连接于第五PMOS晶体管(P5)的源极；电流源(Il)和电流源(12)分别连接于第三PMOS晶体管(P3)的漏极和第四PMOS晶体管(P4)的漏极；第五PMOS晶体管(P5)的漏极与第三电流源(ISET2)共同连接于限流环路切换电路⑶的端口四，第五PMOS晶体管(P5)的栅极连接于第四PMOS晶体管(P4)和第二电流源(12)之间；第三PMOS晶体管(P3)的栅极和漏极相连；第一 PMOS晶体管和第二 PMOS晶体管的栅极连接于电源输入端(VIN);运算放大器(0P2)的负极输入端与外接参考电压源(VREF2)相连；第一电流源(II)、第二电流源(12)、第三电流源(ISET2)接地。进一步地，预判断过流电路(A)包括第i^一 PMOS晶体管(Pll)和第十二 PMOS晶体管(P12)栅极相连接，第i^一 PMOS晶体管(Pll)栅极和漏极相连，第i^一 PMOS晶体管(PU)的源极和电源输入端(VIN)相连接；第五电流源(15)和第六电流源(16)分别连接于第H^一 PMOS晶体管(Pll)和第十二 PMOS晶体管(P12)的漏极；第十二 PMOS晶体管(P12)的源极与第十三PMOS晶体管(P13)的源极相连于电阻(Rl)的一端，电阻(Rl)的另一端连接于电源输入端(VIN);第十三PMOS晶体管(P13)的栅极为端口二，漏极为端口一 ；第一NMOS晶体管(NI)的栅极连接于第十二 PMOS晶体管(P12)的漏极和第六电流源(16)之间；第七电流源(17)连接于第一 NMOS晶体管(NI)的漏极，第一 NMOS晶体管(NI)的漏极为端口三、第一匪OS晶体管(NI)的源极接地；第七电流源(17)连接于电源输入端(VIN)，第五电流源(15)、第六电流源(16)接地。进一步地，限流环路切换电路⑶包括传输门(101)由PMOS晶体管(PTl)和NMOS晶体管(NTl)构成，PMOS晶体管(PTl)的漏极与NMOS晶体管(NTl)的源极连接为端口五，PMOS晶体管(PTl)的源极与NMOS晶体管(NTl)的漏极连接为端口四，NMOS晶体管(NTl)的栅极与反相器102的输入端相连；反相器(102)的输入端为端口六，反相器(102)的输出端连接于第二 NMOS晶体管(N2)的栅极，同时反相器(102)的输出端和第二 NMOS晶体管(N2)的栅极连接于PMOS晶体管(PTl)的栅极；第二 NMOS晶体管(N2)的源极接地，第二 NMOS晶体管(N2)的漏极连接于PMOS晶体管(PTl)的漏极和NMOS晶体管(NTl)的源极。进一步地，静态电流控制切换电路(C)包括第八电流源(18)与第三NMOS晶体管(N3)的漏极连接，第三NMOS晶体管(N3)、第四NMOS晶体管(N4)和第五NMOS晶体管(N5)的源极接地；第四NMOS晶体管(N4)和第五NMOS晶体管(N5)由第三NMOS晶体管(N3)镜像产生电流；第三NMOS晶体管(N3)的栅极和第四NMOS晶体管(N4)的栅极相连接；第五NMOS晶体管(N5)的栅极连接于第三NMOS晶体管(N3)的漏极和第八电流源(18)之间；第三NMOS晶体管(N3)和第四NMOS晶体管(N4)的共栅极也连接于第三NMOS晶体管(N3)的漏极和第八电流源(18)之间；传输门(201)由PMOS晶体管(PT2)和NMOS晶体管(NT2)构成，PMOS晶体管(PT2)的漏极与NMOS晶体管(NT2)的源极与第五NMOS晶体管(N5)的漏极相连，PMOS晶体管(PT2)的源极与NMOS晶体管(NT2)的漏极连接于第四NMOS晶体管(N4)的漏极作为端口八，NMOS晶体管(NT2)的栅极作为端口七和反相器(202)的输入端相连，PMOS晶体管(PT2)的栅极和反相器(202)的输出端相连；第八电流源和连接于电源输入端(VIN)。为使本发明的上述目的、特征和优点能更明显易懂，下文举实施例，并结合附图详细说明如下。
图1是一种典型的限流保护电路，图2是本发明的限流加速保护电路实施方式，图3是预判断过流辅助电路实施方式，图4是控制环路开关模块电路实施方式，图5是运算放大器静态电流控制实施方式，图6是本发明电路的限流动作过程波形示意图。
具体实施例方式在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。 VIN 电源输入端,该符号在各个附图中表不同样的意义。 VREFl、VREF2 参考电压源输入端。VOUT1、V0UT2 电压输出端。L0AD1、L0AD2 负载。P1、P2、P3、P4、P5、P6、P7、P8、P9、P10、P11、P12 和 P13 PMOS 晶体管。N1、N2、N3、N4 和 N5 NMOS 晶体管。0P1、0P2 运算放大器。Rl 电阻。I1、12、13、14、15、16、17、18、ISETl 和 ISET2 电流源。101、201 传输门电路。102、202 反向器。 A 预电流判断电路。B 限流环路切换电路。C 静态电流控制切换电路。401 输出小负载到大负载切换波形图。402 预判断过流输出信号VOCl波形图。403 输出电流限流动作波形图。404 静态消耗电流波形图。图二是本发明的具体实施方式
，包括主限流电路(除了 A、B和C以外的电路)、A(预判断过流电路)、B (限流环路切换电路)和C(静态电流控制切换电路)组成。主要功能特征如下:一方面、在小负载模式(没有超过预先设定的预过流值)下，A(预判断过流电路)的输出信号端口 3为一个低电平，该判断电平同时控制B(限流环路切换电路)、C(静态电流控制切换电路)。此时B (限流环路切换电路)的动作是，断开P5PM0S晶体管的漏极与0P2运算放大器的正极，从而断开整个主限流电路环路，同时把0P2的正极端口拉到低电位，使0P2运算放大器的输出为低电平；C(静态电流控制切换电路)的动作特点是，通过端口 8给0P2运算放大器的端口 O输出小静态电流。此时0P2运算放大器处于比较器模式，控制PlPMOS晶体管和P2PM0S晶体管的栅极为低电平。另一方面、在大负载模式(超过预先设定的预过流值)下，A(预判断过流电路)的输出信号端口 3的输出高电平，该翻转电平同时控制B (限流环路切换电路)、C (静态电流控制切换电路)，此时B(限流环路切换电路)的动作是，连接P5PM0S晶体管的漏极与0P2运算放大器的正极，从而连接整个主限流电路环路，使0P2运算放大器正常工作；C(静态电流控制切换电路)的动作特点是，通过端口 8给0P2运算放大器的端口 O输出大静态电流，从而使此时的限流环路处于可以快速反应的状态。如果此时没有达到限流阈值，限流电路暂时不发生动作，若突然超过限流阈值，限流电路会迅速做出反应。如图二所示，主限流电路由PlPMOS晶体管、P2PM0S晶体管、P3PM0S晶体管、P4PM0S晶体管、P5PM0S晶体管、电流源I1、电流源12、电流源13、0P2运算放大器以及负载L0AD2组成。PlPMOS晶体管和P2PM0S晶体管共栅连接于V2点，该V2点同时连接于0P2运算放大器的输出端以及A(预过流判断电路)的端口 2 ；P2的漏极V0UT2是电路的输出端，连接负载L0AD2 ；P3PM0S晶体管和P4PM0S晶体管同样是共栅连接，但其源极各自连接于PlPMOS晶体管的漏极和P2PM0S晶体管的漏极；P3PM0S晶体管的源极Vl同时还连接于P5的源极；电流源Il和电流源12分别连接于P3PM0S晶体管的漏极和P4PM0S晶体管的漏极；P5的漏极与电流源ISET2共同连接于B (限流环路切换电路)的端口 4 ;通过B(限流环路切换电路)的端口 5连接于0P2运算放大器的正极输入端；0P2运算放大器的负极输入端来自于VREF2 (参考电压源)。主限流电路具体实施如下:P2是PMOS晶体管，其漏极为V0UT2，在这里用作大电流输出。Pl是PMOS晶体管，其漏极是Vl，其栅极与P2PM0S晶体管的栅极共同连接为V2，在这里用于电流控制。如果两个晶体管大小成比例，并且三端(漏、栅和源极)电压大小一样，则各自流过的电流与本身的大小必然成相应比例。因为PlPMOS晶体管的大小与P2PM0S晶体管的大小成比例，如果可以控制PlPMOS晶体管的漏极和P2PM0S晶体管的漏极电压也相同的话，通过设定流过Pl的电流，则可以控制成比例的最大电流从P2PM0S晶体管流出到负载L0AD2，并产生输出电压V0UT2。为此，需要控制PlPMOS晶体管和P2PM0S晶体管的漏极电压一致，这是由P3PM0S晶体管和P4PM0S晶体管来控制的。如图二所示，如果Il电流源和12电流源的大小一样，则流经P3PM0S晶体管和P4PM0S晶体管的电流相同，假设P3PM0S晶体管和P4PM0S晶体管的大小也相同，则其栅源电压相同，也就是Vl和V0UT2的电压大小一样，从而控制PlPMOS晶体管和P2PM0S晶体管的漏极电压相同。通常应用情况下，要求Il电流源和12电流源的电流比较小一些，因为它们属于静态电流，即是说无论电路工作在什么状态，这部分电流是必然要消耗的。由于流经PlPMOS晶体管的电流，等于Il电流源的电流和ISET2电流源的电流之和，如果Il电流源的电流很小的话，则可以忽略，从而流经PlPMOS晶体管的电流近似等于ISET2电流源的电流。这样，只要设定了 ISET2的电流大小，就可以控制PlPMOS晶体管的电流大小，也就可以控制P2PM0S晶体管的电流大小，该电流就是我们需要限定的电流值。0P2运算放大器负极极连接于一个参考电压源VREF2，正极连接于ISET2电流源和P5PM0S晶体管的漏极，其输出连接于V2点。0P2运算放大器的作用是保持整个限流电路环路反馈的建立，同时对限流电路的反应时间和效果具有关键的作用。A(预判断过流电路)的作用是在达到某一预设定的电流大小(该电流一般远小于最终的限流大小)时，通过端口 3，产生一个预判断的输出信号，该输出信号连接到B(限流环路切换电路)和C (静态电流控制切换电路)。A (预判断过流电路)的具体结构如图三所示，P11PM0S晶体管和P12PM0S晶体管共栅连接，其中P11PM0S晶体管栅极和漏极相连。电流源15和电流源16分别连接于Pl 1PM0S晶体管的漏极和P12PM0S晶体管的漏极。P12PM0S晶体管的源极与P13PM0S晶体管的源极相连于一个电阻Rl的一端，电阻Rl的另一端连接于VIN。P13PM0S晶体管的栅极通过端口 2连接于主限流电路的V2点，漏极通过端口 I连接于主限流电路的V0UT2点。NlNMOS晶体管的栅极连接于P12PM0S晶体管的漏极和电流源16之间。电流源17连接于NlNMOS晶体管的漏极，输出信号通过端口 3连接于B(限流环路切换电路)的端口 6和C(静态电流控制切换电路)的端口 7。关于A(预判断过流电路)的具体实施方式
，我们知道，如果两个晶体管的栅、源、和漏三端电压接近的话，流过两个晶体管的电流则与这两个晶体管的大小近似成比例。举例来说，图三中P13PM0S晶体管因为与图二中的P2PM0S晶体管大小成比例，如果Rl的压降在一定的范围内，P13PM0S晶体管的栅源电压与P2PM0S晶体管的栅源电压就会比较接近，而P13PM0S晶体管和P2PM0S晶体管的漏极电压一样，所以流过图三中Rl的电流大小会近似地与流过P2PM0S晶体管的输出电流成比例，而且此电流比例会在一定电流变化范围内(Rl的压降要保持在一定小的范围)保持一致，这样，通过获取流过P13PM0S晶体管的感应电流大小，就获取了流过P2PM0S晶体管输出电流的大小。因为流过P13PM0S晶体管的感应电流会在Rl上产生相应大小的电压降，当流过P13PM0S晶体管电流越大时，图三中Rl的电压降会越大。P11PM0S晶体管和P12PM0S晶体管构成了一个比较放大器，当Rl的电压降达到设定值时，P12PM0S晶体管的漏极电压将发生下降，从而使NlNMOS晶体管的漏极电压上升，发生翻转，端口 3变高电平。B(限流环路切换电路)如图四所示，其由一个反相器102、下拉N2NM0S晶体管和一传输门电路101组成。反相器102的一端(端口 6)来自于A(预判断过流电路)的输出信号(端口 3)，反相器的输出信号为V5，V5控制着N2NM0S晶体管的关断或打开，V5为低电平时，N2关断处于高阻；V5为高电平时，N2NM0S晶体管打开。N2NM0S晶体管的漏极连接于传输门的端口 5。
具体实施方式
如下:当A(预判断过流电路)没动作前，来自A(预判断过流电路)端口 3的输出信号为低，也就是B(限流环路切换电路)的端口 6信号为低，反相器102的输出V5为低，传输门电路101不导通，也就是端口 4和端口 5之间不导通，主限流环路断开，N2NM0S晶体管会将端口 5拉低，如图二所示，因为0P2运算放大器之负极输入端VREF大于正极输入端，输出会把图二中的V2拉低，P2PM0S晶体管完全处于打开状态。然而，当A(预判断过流电路)发生动作后，来自A(预判断过流电路)端口3的输出信号为高，端口 6控制反相器204输出之V5为低，N2NM0S晶体管处于高阻状态，传输门电路101连接导通，端口 4和端口 5之间导通，主限流环路建立。B(限流环路切换电路)的作用可以控制静态电流，使小输出电流时，限流保护电路不工作，处于低静态电流模式，而发生大电流时，使限流保护电路环路迅速动作，处于大静态电流模式。C(静态电流控制切换电路)如图五所示，该静态电流电路是为0P2运算放大器提供静态电流。其由输入电流源18、栅源连接的N3NM0S晶体管、小尺寸N4NM0S晶体管、大尺寸N5NM0S晶体管、反相器202以及传输门电路201组成。电流源18与N3NM0S晶体管的漏极连接，N4NM0S晶体管和N5NM0S晶体管由N3NM0S晶体管镜像产生电流。由于N4NM0S晶体管比N5NM0S晶体管尺寸小，其产生的电流也相应比N5NM0S晶体管产生的电流小。N5NM0S晶体管的漏极连接于一个传输门电路201，该传输门的另一端与N4NM0S晶体管的漏极连接起来，共同通过端口 8为0P2运算放大器的端口 O输出电流。端口 7和反相器的输出V6共同控制传输门201的开启或关闭。
具体实施方式
说明如下:一方面，当A(预判断过流电路)没动作前，A(预判断过流电路)的端口 3为低，连接该端口的C(静态电流控制切换电路)的端口 7，控制反相器输出V6为高，N5NM0S晶体管支路电流不导通，N4NM0S晶体管支路电流导通，受B(限流环路切换电路)控制，环路断开，因而此时0P2运算放大器，处于比较器模式，不需要大静态电流的支持，所以N4NM0S支路提供的小电流已经足够；另一方面，当A(预判断过流电路)动作后，A(预判断过流电路)的端口 3为高，连接该端口的C(静态电流控制切换电路)的端口 7，控制反相器输出V6为低，N5NM0S晶体管支路电流打开，这时N4NM0S晶体管和N5NM0S晶体管支路电流同时叠加作用于0P2运算放大器，使其具有比较大的输出电流摆动能力，以有利于迅速拉升和释放图二中P2PM0S晶体管的栅极，从而极大的缩短了整个限流保护电路的反应时间。
本发明具体实施波形示意图如图六。401是输出小负载到大负载切换波形图；402是预判断过流输出信号VOCl波形图；403是输出电流限流动作波形图；404是静态消耗电流波形图。举例来说，在tl时刻，如401所示，负载突然从小负载模式跳变到大负载模式，403波形显示，输出电流开始突然增大；在t2时刻，如402所示，预判断过流输出信号VOCl发生翻转，为其他电路提供控制输出信号，限流电路开始快速起作用，图二 P2PM0S晶体管栅极被快速拉起，电流趋于设定限流值；在t3时刻，如403波形显示，输出电流稳定在限流设定值。404同样显示了静态消耗电流的变换过程:在tl时刻之前，静态消耗电流处于低电流水平，在t2和t3时刻之间，会由于限流电路瞬间作用而增大，在t3时刻之后，稳定在比较高的电流水平，但此刻与403输出电流相比仍然很低，从而保证了整个电路的高效率。虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
权利要求
1.一种限流加速保护电路，其特征在于，所述电路包括:一主限流电路、一预判断过流电路(A)、一限流环路切换电路(B)、一静态电流控制切换电路(C);预判断过流电路㈧包括三个端口，端口一与电压输出端(V0UT2)连接，端口二与主限流电路的第一 PMOS晶体管(PD和第二 PMOS晶体管(P2)的栅极连接，并连接到主限流电路的运算放大器(0P2)的输出端，端口三与限流环路切换电路⑶的端口六和静态电流控制切换电路(C)的端口七相连接；限流环路切换电路(B)的端口四连接于主限流电路第五PMOS晶体管(P5)的漏极和第三电源(ISET2)之间，端口五与主限流电路的运算放大器(0P2)的正极相连，端口六还与静态电流控制切换电路(C)的端口七相连；静态电流控制切换电路(C)的端口八与主限流电路的运算放大器(0P2)的端口零连接。
2.根据权利要求1所述的电路，其特征在于，主限流电路包括第一PMOS晶体管(P1)、第二 PMOS晶体管(P2)、第三PMOS晶体管(P3)、第四PMOS晶体管(P4)、第五PMOS晶体管(P5)、第一电流源(Il)、第二电流源(12)、第三电流源(ISET2)、运算放大器(0P2)以及负载(L0AD2)。
3.根据权利要求2所述的电路，其特征在于，第一PMOS晶体管(Pl)和第二PMOS晶体管(P2)栅极相连，共栅极(V2)同时连接于运算放大器(0P2)的输出端以及预判断过流电路(A)的端口二 ；第二 PMOS晶体管(P2)的漏极(V0UT2)是电路的输出端，连接负载(L0AD2)；第三PMOS晶体管 (P3)和第四PMOS晶体管(P4)同样是栅极相连接；第三PMOS晶体管(P3)和第四PMOS晶体管(P4)的源极分别连接于第一 PMOS晶体管(Pl)的漏极和第二 PMOS晶体管(P2)的漏极；第三PMOS晶体管(P3)的源极还连接于第五PMOS晶体管(P5)的源极；电流源(Il)和电流源(12)分别连接于第三PMOS晶体管(P3)的漏极和第四PMOS晶体管(P4)的漏极；第五PMOS晶体管(P5)的漏极与第三电流源(ISET2)共同连接于限流环路切换电路(B)的端口四，第五PMOS晶体管(P5)的栅极连接于第四PMOS晶体管(P4)和第二电流源(12)之间；第三PMOS晶体管(P3)的栅极和漏极相连；第一 PMOS晶体管和第二 PMOS晶体管的栅极连接于电源输入端(VIN);运算放大器(0P2)的负极输入端与外接参考电压源(VREF2)相连。
4.根据权利要求1所述的电路，其特征在于，预判断过流电路(A)包括第十一PMOS晶体管(Pll)、第十二 PMOS晶体管(P12)、第十三PMOS晶体管(P13)、电阻(Rl)、第五电流源(15)、第六电流源(16)、第七电流源(17)和第一 NMOS晶体管(NI)。
5.根据权利要求4所述的电路，其特征在于，第i^一PMOS晶体管(Pll)和第十二 PMOS晶体管(P12)栅极相连接，第i^一 PMOS晶体管(Pll)栅极和漏极相连，第i^一 PMOS晶体管(Pll)的源极和电源输入端(VIN)相连接；第五电流源(15)和第六电流源(16)分别连接于第i^一 PMOS晶体管(Pll)和第十二 PMOS晶体管(P12)的漏极；第十二 PMOS晶体管(P12)的源极与第十三PMOS晶体管(P13)的源极相连于电阻(Rl)的一端，电阻(Rl)的另一端连接于电源输入端(VIN);第十三PMOS晶体管(P13)的栅极为端口二，漏极为端口一；第一 NMOS晶体管(NI)的栅极连接于第十二 PMOS晶体管(P12)的漏极和第六电流源(16)之间；第七电流源(17)连接于第一 NMOS晶体管(NI)的漏极，第一 NMOS晶体管(NI)的漏极为端口三、第一 NMOS晶体管(NI)的源极接地。
6.根据权利要求1所述的电路，其特征在于，限流环路切换电路(B)包括:反相器(102)、第二 NMOS晶体管(N2)和传输门电路(101)。
7.根据权利要求6所述的电路，其特征在于:传输门(101)由PMOS晶体管(PTl)和NMOS晶体管(NTl)构成，PMOS晶体管(PTl)的漏极与NMOS晶体管(NTl)的源极连接为端口五，PMOS晶体管(PTl)的源极与NMOS晶体管(NTl)的漏极连接为端口四，NMOS晶体管(NTl)的栅极与反相器102的输入端相连；反相器(102)的输入端为端口六，反相器(102)的输出端连接于第二 NMOS晶体管(N2)的栅极，同时反相器(102)的输出端和第二 NMOS晶体管(N2)的栅极连接于PMOS晶体管(PTl)的栅极；第二 NMOS晶体管(N2)的源极接地，第二 NMOS晶体管(N2)的漏极连接于PMOS晶体管(PTl)的漏极和NMOS晶体管(NTl)的源极。
8.根据权利要求1所述的电路，其特征在于，静态电流控制切换电路(C)包括:反相器(202)、第八电流源(18)、 第三NMOS晶体管(N3)、第四NMOS晶体管(N4)、第五NMOS晶体管(N5)和传输门电路(201)。
9.根据权利要求8所述的电路，其特征在于:第八电流源(18)与第三NMOS晶体管(N3)的漏极连接，第三NMOS晶体管(N3)、第四NMOS晶体管(N4)和第五NMOS晶体管(N5)的源极接地；第四NMOS晶体管(N4)和第五NMOS晶体管(N5)由第三NMOS晶体管(N3)镜像产生电流；第三NMOS晶体管(N3)的栅极和第四NMOS晶体管(N4)的栅极相连接；第五NMOS晶体管(N5)的栅极连接于第三NMOS晶体管(N3)的漏极和第八电流源(18)之间；第三NMOS晶体管(N3)和第四NMOS晶体管(N4)的共栅极也连接于第三NMOS晶体管(N3)的漏极和第八电流源(18)之间；传输门(201)由PMOS晶体管(PT2)和NMOS晶体管(NT2)构成，PMOS晶体管(PT2)的漏极与NMOS晶体管(NT2)的源极与第五NMOS晶体管(N5)的漏极相连，PMOS晶体管(PT2)的源极与NMOS晶体管(NT2)的漏极连接于第四NMOS晶体管(N4)的漏极作为端口八，NMOS晶体管(NT2)的栅极作为端口七和反相器(202)的输入端相连，PMOS晶体管(PT2)的栅极和反相器(202)的输出端相连。
全文摘要
本发明提供了一种可控制静态电流限流加速保护电路，所述电路包括一主限流电路、一预判断过流电路、一限流环路切换电路、一静态电流控制切换电路；主限流电路、预判断过流电路、限流环路切换电路、静态电流控制切换电路相互连接，相互作用。通过本发明达到了静态电流的控制和限流反应时间的加快的目的，从而保证了整个电路的高效率。
文档编号H02H9/02GK103151766SQ20131010977
公开日2013年6月12日 申请日期2013年4月1日 优先权日2013年4月1日
发明者刘文博 申请人:刘文博