基于多抽头电抗器的容性负载功率因数补偿电路的制作方法

文档序号:7379117阅读:184来源:国知局
基于多抽头电抗器的容性负载功率因数补偿电路的制作方法
【专利摘要】本发明涉及一种基于多抽头电抗器的容性负载功率因数补偿电路,包括负载电压电流信号处理电路、补偿控制与稳压电源电路,具体包括电压互感器VS1、电流互感器CS1、处理器IC1、驱动芯片IC2、稳压电源模块U0、A固态继电器U1、B固态继电器U2、C固态继电器U3、D固态继电器U4、E固态继电器U5、F固态继电器U6、G固态继电器U7、电抗器L1、基准管D1、上稳压管D2、下稳压管D3、负载电阻R1等。本发明利用基于多个过零型交流固态继电器与一只多抽头的补偿电抗器进行对电网无扰动的投切控制,以实现对功率因数的多级补偿控制,能满足多数容性负载对功率因数补偿控制的要求,该方法性价比高、通用性好、安全可靠。
【专利说明】基于多抽头电抗器的容性负载功率因数补偿电路
【技术领域】
[0001]本发明属于工业测控领域,涉及一种电路,特别涉及一种基于多抽头电抗器的容性负载功率因数补偿电路,适用于对交流容性负载自动进行功率因数补偿控制的应用场合,以提高供电、用电效能。
【背景技术】
[0002]交流用电负载中有一部分属于容性负载,其电流相位超前于电压相位,而供电、用电系统的功率因数是电能运行质量中的重要指标。目前,在提高交流用电负载功率因数的研究与技术应用方面,主要是针对感性负载。而在提高容性负载功率因数方面的主要方案为:一是基于同步调相机(Synchronous Condenser,简称SC), 二是基于晶闸管控制的电抗器。现有方案的不足之处在于:一是因同步调相机的核心是旋转电机,功耗大、噪声大、维护复杂,二是现有的单电抗器只能对一点实现较理想的补偿效果,利用率低。

【发明内容】

[0003]本发明的目的是针对现有技术存在的不足,针对交流容性负载,结合电抗器易制作成多抽头的特点,提出一种基于多抽头电抗器的容性负载功率因数补偿电路。该电路集功率因数检测与有级补偿控制方案于一体,采用基于多个电压过零型交流固态继电器对多抽头的补偿电抗器进行有级判别式切换,以实现对容性负载功率因数的多级补偿控制。
[0004]本发明包括负载电压电流信号处理电路、补偿控制与稳压电源电路。
[0005]负载相电压电流信号处理电路包括电压互感器VS1、电流互感器CS1、容性负载I3Ul、负载电阻Rl、偏压电阻R3、电压滤波电阻R4、电压滤波电容Cl、上稳压管D2、偏流电阻R5、电流滤波电阻R6、电流滤波电容C2、下稳压管D3,电压互感器VSl的相检测端L端与电网相电压端L端连接,电压互感器VSl的零线端N端与电网零线端N端连接,电压互感器VSl的正输出端OUTl端与电压滤波电阻R4的一端连接,电压互感器VSl的负输出端0UT2端接地,电压滤波电阻R4的另一端与处理器ICl的上Α/D转换接口端ADCl端、偏压电阻R3的一端、上稳压管D2的阴极、电压滤波电容Cl的一端连接,偏压电阻R3的另一端与电压基准端VZ端连接,电压滤波电容Cl的另一端接地,上稳压管D2的阳极接地,容性负载PUl的相供电端L端经连线穿过电流互感器CSl的检测孔后与电网相电压端L端连接,容性负载PUl的零线端N端与电网零线端N端连接,电流互感器CSl的负输出端A2接地,电流互感器CSl的正输出端Al与负载电阻Rl的一端、电流滤波电阻R6的一端连接,负载电阻Rl的另一端接地,电流滤波电阻R6的另一端与处理器ICl的下Α/D转换接口端ADC2端、偏流电阻R5的一端、下稳压管D3的阴极、电流滤波电容C4的一端连接,偏流电阻R5的另一端与电压基准端VZ端连接,电流滤波电容C4的另一端接地,下稳压管D3的阳极接地。
[0006]补偿控制与稳压电源电路包括处理器IC1、驱动芯片IC2、钟振U8、电抗器L1、A固态继电器U1、B固态继电器U2、C固态继电器U3、D固态继电器U4、E固态继电器U5、F固态继电器U6、G固态继电器U7、稳压电源模块UO、电源电容CO、稳压电阻R2、基准管DI,处理器ICl的电源端VCC端与稳压电源正端VCC端连接,处理器ICl的地端GND端接地,处理器ICl的时钟端XT端与钟振U8的输出端OUT端连接,钟振U8的电源端+V端与稳压电源正端VCC端连接,钟振U8的地端GND端接地,处理器ICl的第I输出端01端与驱动芯片IC2的第I通道输入端INl端连接,处理器ICl的第2输出端02端与驱动芯片IC2的第2通道输入端IN2端连接,处理器ICl的第3输出端03端与驱动芯片IC2的第3通道输入端IN3端连接,处理器ICl的第4输出端04端与驱动芯片IC2的第4通道输入端IN4端连接,处理器ICl的第5输出端05端与驱动芯片IC2的第5通道输入端IN5端连接,处理器ICl的第6输出端06端与驱动芯片IC2的第6通道输入端IN6端连接,处理器ICl的第7输出端07端与驱动芯片IC2的第7通道输入端IN7端连接,驱动芯片IC2的电源端VCC端与稳压电源正端VCC端连接,驱动芯片IC2的地端GND端接地,驱动芯片IC2的第I输出端OUTl端与A固态继电器Ul的负输入端-1N端连接,驱动芯片IC2的第2输出端0UT2端与B固态继电器U2的负输入端-1N端连接,驱动芯片IC2的第3输出端0UT3端与C固态继电器U3的负输入端-1N端连接,驱动芯片IC2的第4输出端0UT4端与D固态继电器U4的负输入端-1N端连接,驱动芯片IC2的第5输出端0UT5端与E固态继电器U5的负输入端-1N端连接,驱动芯片IC2的第6输出端0UT6端与F固态继电器U6的负输入端-1N端连接,驱动芯片IC2的第7输出端0UT7端与G固态继电器U7的负输入端-1N端连接,A固态继电器Ul的正输入端+IN端、B固态继电器U2的正输入端+IN端、C固态继电器U3的正输入端+IN端、D固态继电器U4的正输入端+IN端、E固态继电器U5的正输入端+IN端、F固态继电器U6的正输入端+IN端、G固态继电器U7的正输入端+IN端均与稳压电源正端VCC端连接,A固态继电器Ul的第I交流端ACl端、B固态继电器U2的第I交流端ACl端、C固态继电器U3的第I交流端ACl端、D固态继电器U4的第I交流端ACl端、E固态继电器U5的第I交流端ACl端、F固态继电器U6的第I交流端ACl端、G固态继电器U7的第I交流端ACl端均与电网相电压端L端连接,A固态继电器Ul的第2交流端AC2端与电抗器LI的第I抽头端I端连接,B固态继电器U2的第2交流端AC2端与电抗器LI的第2抽头端2端连接,C固态继电器U3的第2交流端AC2端与电抗器LI的第3抽头端3端连接,D固态继电器U4的第2交流端AC2端与电抗器LI的第4抽头端4端连接,E固态继电器U5的第2交流端AC2端与电抗器LI的第5抽头端5端连接,F固态继电器U6的第2交流端AC2端与电抗器LI的第6抽头端6端连接,G固态继电器U7的第2交流端AC2端与电抗器LI的第7抽头端7端连接,电抗器LI的O抽头端O端与电网零线端N端连接;稳压电源模块UO的相供电端L端与电网相电压端L端连接,稳压电源模块UO的零线端N端与电网零线端N端连接,稳压电源模块UO的输出电源端+V端与稳压电源正端VCC端、电源电容CO的一端、稳压电阻R2的一端连接,电源电容CO的另一端接地,稳压电阻R2的另一端与基准管Dl的阴极、基准电压端VZ端连接,基准管Dl的阳极接地。
[0007]本发明的有益效果如下:
[0008]本发明利用易于制作的多抽头电抗器及多个电压过零型交流固态继电器,对容性负载功率因数进行多级补偿控制,该方法能满足多数交流容性负载对功率因数补偿控制的要求,该方法性价比高、通用性好、安全可靠。
[0009]该电路方法容易扩展应用于三相交流容性负载的功率因数补偿控制中。【专利附图】

【附图说明】
[0010]图1为本发明的电路图。
【具体实施方式】
[0011]下面结合附图对本发明作进一步说明。
[0012]如图1所示,基于多抽头电抗器的容性负载功率因数补偿电路,包括负载电压电流信号处理电路、补偿控制与稳压电源电路。
[0013]负载相电压电流信号处理电路包括电压互感器VS1、电流互感器CS1、容性负载I3Ul、负载电阻Rl、偏压电阻R3、电压滤波电阻R4、电压滤波电容Cl、上稳压管D2、偏流电阻R5、电流滤波电阻R6、电流滤波电容C2、下稳压管D3,电压互感器VSl的相检测端L端与电网相电压端L端连接,电压互感器VSl的零线端N端与电网零线端N端连接,电压互感器VSl的正输出端OUTl端与电压滤波电阻R4的一端连接,电压互感器VSl的负输出端0UT2端接地,电压滤波电阻R4的另一端与处理器ICl的上Α/D转换接口端ADCl端、偏压电阻R3的一端、上稳压管D2的阴极、电压滤波电容Cl的一端连接,偏压电阻R3的另一端与电压基准端VZ端连接,电压滤波电容Cl的另一端接地,上稳压管D2的阳极接地,容性负载PUl的相供电端L端经连线穿过电流互感器CSl的检测孔后与电网相电压端L端连接,容性负载PUl的零线端N端与电网零线端N端连接,电流互感器CSl的负输出端A2接地,电流互感器CSl的正输出端Al与负载电阻Rl的一端、电流滤波电阻R6的一端连接,负载电阻Rl的另一端接地,电流滤波电阻R6的另一端与处理器ICl的下Α/D转换接口端ADC2端、偏流电阻R5的一端、下稳压管D3的阴极、电流滤波电容C4的一端连接,偏流电阻R5的另一端与电压基准端VZ端连接,电流滤波电容C4的另一端接地,下稳压管D3的阳极接地。
[0014]补偿控制与稳压电源电路包括处理器IC1、驱动芯片IC2、钟振U8、电抗器L1、A固态继电器U1、B固态继电器U2、C固态继电器U3、D固态继电器U4、E固态继电器U5、F固态继电器U6、G固态继电器U7、稳压电源模块UO、电源电容CO、稳压电阻R2、基准管DI,处理器ICl的电源端VCC端与稳压电源正端VCC端连接,处理器ICl的地端GND端接地,处理器ICl的时钟端XT端与钟振U8的输出端OUT端连接,钟振U8的电源端+V端与稳压电源正端VCC端连接,钟振U8的地端GND端接地,处理器ICl的第I输出端01端与驱动芯片IC2的第I通道输入端INl端连接,处理器ICl的第2输出端02端与驱动芯片IC2的第2通道输入端IN2端连接,处理器ICl的第3输出端03端与驱动芯片IC2的第3通道输入端IN3端连接,处理器ICl的第4输出端04端与驱动芯片IC2的第4通道输入端IN4端连接,处理器ICl的第5输出端05端与驱动芯片IC2的第5通道输入端IN5端连接,处理器ICl的第6输出端06端与驱动芯片IC2的第6通道输入端IN6端连接,处理器ICl的第7输出端07端与驱动芯片IC2的第7通道输入端IN7端连接,驱动芯片IC2的电源端VCC端与稳压电源正端VCC端连接,驱动芯片IC2的地端GND端接地,驱动芯片IC2的第I输出端OUTl端与A固态继电器Ul的负输入端-1N端连接,驱动芯片IC2的第2输出端0UT2端与B固态继电器U2的负输入端-1N端连接,驱动芯片IC2的第3输出端0UT3端与C固态继电器U3的负输入端-1N端连接,驱动芯片IC2的第4输出端0UT4端与D固态继电器U4的负输入端-1N端连接,驱动芯片IC2的第5输出端0UT5端与E固态继电器U5的负输入端-1N端连接,驱动芯片IC2的第6输出端0UT6端与F固态继电器U6的负输入端-1N端连接,驱动芯片IC2的第7输出端0UT7端与G固态继电器U7的负输入端-1N端连接,A固态继电器Ul的正输入端+IN端、B固态继电器U2的正输入端+IN端、C固态继电器U3的正输入端+IN端、D固态继电器U4的正输入端+IN端、E固态继电器U5的正输入端+IN端、F固态继电器U6的正输入端+IN端、G固态继电器U7的正输入端+IN端均与稳压电源正端VCC端连接,A固态继电器Ul的第I交流端ACl端、B固态继电器U2的第I交流端ACl端、C固态继电器U3的第I交流端ACl端、D固态继电器U4的第I交流端ACl端、E固态继电器U5的第I交流端ACl端、F固态继电器U6的第I交流端ACl端、G固态继电器U7的第I交流端ACl端均与电网相电压端L端连接,A固态继电器Ul的第2交流端AC2端与电抗器LI的第I抽头端I端连接,B固态继电器U2的第2交流端AC2端与电抗器LI的第2抽头端2端连接,C固态继电器U3的第2交流端AC2端与电抗器LI的第3抽头端3端连接,D固态继电器U4的第2交流端AC2端与电抗器LI的第4抽头端4端连接,E固态继电器U5的第2交流端AC2端与电抗器LI的第5抽头端5端连接,F固态继电器U6的第2交流端AC2端与电抗器LI的第6抽头端6端连接,G固态继电器U7的第2交流端AC2端与电抗器LI的第7抽头端7端连接,电抗器LI的O抽头端O端与电网零线端N端连接;稳压电源模块UO的相供电端L端与电网相电压端L端连接,稳压电源模块UO的零线端N端与电网零线端N端连接,稳压电源模块UO的输出电源端+V端与稳压电源正端VCC端、电源电容CO的一端、稳压电阻R2的一端连接,电源电容CO的另一端接地,稳压电阻R2的另一端与基准管Dl的阴极、基准电压端VZ端连接,基准管Dl的阳极接地。
[0015]本发明所使用的包括电压互感器VS1、电流互感器CS1、稳压电源模块U0、A固态继电器Ul、B固态继电器U2、C固态继电器U3、D固态继电器U4、E固态继电器U5、F固态继电器U6、G固态继电器U7、处理器IC1、驱动芯片IC2、基准管D1、上稳压管D2、下稳压管D3等在内的主要器件均采用现有的成熟产品,可以通过市场取得。例如:电压互感器采用JDZXlO系列产品,电压流互感器采用ΒΗ-0.66系列产品,稳压电源模块采用WAN2.5-3.3,固态继电器采用SSR-H380D过零型系列产品,处理器采用STM32F103,驱动芯片采用反相型驱动芯片MC1413,基准管、稳压管均采用BZX84-B3等。
[0016]本发明中的主要电路参数及输入输出关系如下:
[0017]图1中的电压互感器VSl的输出信号Uvtl与电网相电压Ua间的关系如式(I)所示,其中的kv为变压系数;电流互感器CSl的输出信号Uitl与电网相电流ia间的关系如式(2)所示,其中的h为变流系数。
[0018]Uvo = kvua (I)
[0019]ui0 = Rl.kiia (2)
[0020]上述的uv(l、ui(l信号经电平迁移及阻抗变换跟随后即成为单极性信号Uv、Ui,经阻容滤波后,分别如式(3)、式(4)所示,式(5)是确保电压信号、电流信号进行电路同步滤波的条件。
【权利要求】
1.基于多抽头电抗器的容性负载功率因数补偿电路,包括负载电压电流信号处理电路、补偿控制与稳压电源电路,其特征在于: 负载相电压电流信号处理电路包括电压互感器VSl、电流互感器CSl、容性负载PUl、负载电阻R1、偏压电阻R3、电压滤波电阻R4、电压滤波电容Cl、上稳压管D2、偏流电阻R5、电流滤波电阻R6、电流滤波电容C2、下稳压管D3,电压互感器VSl的相检测端L端与电网相电压端L端连接,电压互感器VSl的零线端N端与电网零线端N端连接,电压互感器VSl的正输出端OUTl端与电压滤波电阻R4的一端连接,电压互感器VSl的负输出端0UT2端接地,电压滤波电阻R4的另一端与处理器ICl的上Α/D转换接口端ADCl端、偏压电阻R3的一端、上稳压管D2的阴极、电压滤波电容Cl的一端连接,偏压电阻R3的另一端与电压基准端VZ端连接,电压滤波电容Cl的另一端接地,上稳压管D2的阳极接地,容性负载PUl的相供电端L端经连线穿过电流互感器CSl的检测孔后与电网相电压端L端连接,容性负载PUl的零线端N端与电网零线端N端连接,电流互感器CSl的负输出端A2接地,电流互感器CSl的正输出端Al与负载电阻Rl的一端、电流滤波电阻R6的一端连接,负载电阻Rl的另一端接地,电流滤波电阻R6的另一端与处理器ICl的下Α/D转换接口端ADC2端、偏流电阻R5的一端、下稳压管D3的阴极、电流滤波电容C4的一端连接,偏流电阻R5的另一端与电压基准端VZ端连接,电流滤波电容C4的另一端接地,下稳压管D3的阳极接地; 补偿控制与稳压电源电路包括处理器IC1、驱动芯片IC2、钟振U8、电抗器L1、A固态继电器U1、B固态继电器U2、C固态继电器U3、D固态继电器U4、E固态继电器U5、F固态继电器U6、G固态继电器U7、稳压电源模块UO、电源电容CO、稳压电阻R2、基准管DI,处理器ICl的电源端VCC端与稳压电源正端VCC端连接,处理器ICl的地端GND端接地,处理器ICl的时钟端XT端与钟振U8的输出端OUT端连接,钟振U8的电源端+V端与稳压电源正端VCC端连接,钟振U8的地端GND端接地,处理器ICl的第I输出端01端与驱动芯片IC2的第I通道输入端INl端连接,处理器ICl的第2输出端02端与驱动芯片IC2的第2通道输入端IN2端连接,处理器ICl的第3输出端03端与驱动芯片IC2的第3通道输入端IN3端连接,处理器ICl的第4输出端04端与驱动芯片IC2的第4通道输入端IN4端连接,处理器ICl的第5输出端05端与驱动芯 片IC2的第5通道输入端IN5端连接,处理器ICl的第6输出端06端与驱动芯片IC2的第6通道输入端IN6端连接,处理器ICl的第7输出端07端与驱动芯片IC2的第7通道输入端IN7端连接,驱动芯片IC2的电源端VCC端与稳压电源正端VCC端连接,驱动芯片IC2的地端GND端接地,驱动芯片IC2的第I输出端OUTl端与A固态继电器Ul的负输入端-1N端连接,驱动芯片IC2的第2输出端0UT2端与B固态继电器U2的负输入端-1N端连接,驱动芯片IC2的第3输出端0UT3端与C固态继电器U3的负输入端-1N端连接,驱动芯片IC2的第4输出端0UT4端与D固态继电器U4的负输入端-1N端连接,驱动芯片IC2的第5输出端0UT5端与E固态继电器U5的负输入端-1N端连接,驱动芯片IC2的第6输出端0UT6端与F固态继电器U6的负输入端-1N端连接,驱动芯片IC2的第7输出端0UT7端与G固态继电器U7的负输入端-1N端连接,A固态继电器Ul的正输入端+IN端、B固态继电器U2的正输入端+IN端、C固态继电器U3的正输入端+IN端、D固态继电器U4的正输入端+IN端、E固态继电器U5的正输入端+IN端、F固态继电器U6的正输入端+IN端、G固态继电器U7的正输入端+IN端均与稳压电源正端VCC端连接,A固态继电器Ul的第I交流端ACl端、B固态继电器U2的第I交流端ACl端、C固态继电器U3的第I交流端ACl端、D固态继电器U4的第I交流端ACl端、E固态继电器U5的第I交流端ACl端、F固态继电器U6的第I交流端ACl端、G固态继电器U7的第I交流端ACl端均与电网相电压端L端连接,A固态继电器Ul的第2交流端AC2端与电抗器LI的第I抽头端I端连接,B固态继电器U2的第2交流端AC2端与电抗器LI的第2抽头端2端连接,C固态继电器U3的第2交流端AC2端与电抗器LI的第3抽头端3端连接,D固态继电器U4的第2交流端AC2端与电抗器LI的第4抽头端4端连接,E固态继电器U5的第2交流端AC2端与电抗器LI的第5抽头端5端连接,F固态继电器U6的第2交流端AC2端与电抗器LI的第6抽头端6端连接,G固态继电器U7的第2交流端AC2端与电抗器LI的第7抽头端7端连接,电抗器LI的O抽头端O端与电网零线端N端连接;稳压电源模块UO的相供电端L端与电网相电压端L端连接,稳压电源模块UO的零线端N端与电网零线端N端连接,稳压电源模块UO的输出电源端+V端与稳压电源正端VCC端、电源电容CO的一端、稳压电阻R2的一端连接,电源电容CO的另一端接地,稳压电阻R2的另一端与基准管Dl的阴极、基准电压端VZ端连接,基准管Dl的阳极接地。
2.如权利要求1所述的基于多抽头电抗器的容性负载功率因数补偿电路,其特征在于: 电压互感器VSl的输出信号Uvtl与电网相电压Ua间的关系如式(I)所示,其中的kv为变压系数;电流互感器CSl的输出信号Uitl与电网相电流ia间的关系如式(2)所示,其中的ki为变流系数:
uvo = kvua (I)
ui0 = Rl.kiia (2) 上述的uv(l、ui(l信号经电平迁移及阻抗变换跟随后即成为单极性信号Uv、Ui,经阻容滤波后,分别如式(3)、式(4)所示,式(5)是确保电压信号、电流信号进行电路同步滤波的条件:
3.如权利要求1所述的基于多抽头电抗器的容性负载功率因数补偿电路,其特征在于: 所述的电压互感器VSl、电流互感器CS 1、稳压电源模块UO、A固态继电器Ul、B固态继电器U2、C固态继电器U3、D固态继电器U4、E固态继电器U5、F固态继电器U6、G固态继电器U7、处理器IC1、驱动芯片IC2、基准管D1、上稳压管D2、下稳压管D3均采用现有的成熟产品,电压互感器采用JDZXlO系列产品,电压流互感器采用ΒΗ-0.66系列产品,稳压电源模块采用WAN2.5-3.3,固态继电器采用SSR-H380D过零型系列产品,处理器采用STM32F103,驱动芯片采用反相型驱动芯片MC1413,基准管、稳压管均采用BZX84-B3。
【文档编号】H02J3/18GK103825284SQ201410040887
【公开日】2014年5月28日 申请日期:2014年1月28日 优先权日:2014年1月28日
【发明者】陈德传, 卢玲 申请人:杭州电子科技大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1