一种用于射频卡接口的整流电路的制作方法
【专利摘要】本发明公开了一种用于射频接口的整流电路，其包括：第一和第二整流桥，用以将天线输入端上感应的交流电压整流为第一直流电压和第二直流电压；电压检测比较电路，其与第一整流桥的输出连接，以实时检测第一直流电压，并将其与一阈值电压进行比较；控制脉冲产生电路，其与电压检测比较电路的输出连接，以根据输出的比较结果产生不同脉宽的控制脉冲；开关控制电路，用以根据控制脉冲的脉宽来控制第一整流桥的导通角，从而控制第一直流电压的输出值，其中，当检测的第一直流电压小于或等于阈值电压时，导通角最大，以提高能量接收效率，当检测第一直流电压超过阈值电压时，导通角随检测的第一直流电压的增大而逐步变小，从而降低能量接收效率。
【专利说明】—种用于射频卡接口的整流电路
【技术领域】
[0001]本发明涉及大电流无源系统的能量传输电路【技术领域】，更进一步地说，本发明涉及一种用于射频卡接口的整流电路。
【背景技术】
[0002]随着技术的进步，射频卡的应用越来越广泛。在近场耦合能量传输下，接口电路如何既保证弱场下整流电路的传输效率足够高，以达到后续电路供电要求，又能保证在近距离大场强下电路不被整流输出的过大电压烧毁，是一个关键性技术问题。
[0003]传统的射频电路中通常在整流电路之后再单独设计一个过流保护电路以保护接口及后续电路不会因为高压过热而损毁。但这种方法必然导致接口电路整体功耗加大，传输效率降低。
[0004]为此，需要提供一种可不增加接口电路整体功耗的情况下进行过流保护的技术方案。
【发明内容】
[0005]本发明针对现有技术的不足，提供了一种用于射频接口的整流电路，其包括:
[0006]第一和第二整流桥，其分别具有第一和第二上桥臂以及第一和第二下桥臂，用以将天线输入端上感应的交流电压整流为第一直流电压和第二直流电压进行输出；
[0007]电压检测比较电路，其与所述第一整流桥的输出连接，以实时检测所述第一直流电压，并将其与一阈值电压进行比较；
[0008]控制脉冲产生电路，其与所述电压检测比较电路的输出连接，以根据输出的比较结果产生不同脉宽的控制脉冲；
[0009]开关控制电路，其设在所述第一上桥臂和所述第一下桥臂之间，用以根据所述控制脉冲的脉宽来控制所述第一整流桥的导通角，从而控制第一直流电压的输出值，其中，
[0010]当检测的第一直流电压小于或等于阈值电压时，所述开关控制电路完全闭合，导通角最大，以提高能量接收效率，
[0011]当检测第一直流电压超过阈值电压时，所述开关控制电路在一部分时间里闭合，另一部分时间里断开，导通角随检测的第一直流电压的增大而逐步变小，从而降低能量接收效率。
[0012]根据本发明的一个实施例，所述第一整流桥的上桥臂和下桥臂包括四个N型MOS管和四个P型MOS管，其中，N型MOS管NI的栅极、N型MOS管N2的漏极和P型MOS管P4的漏极相连，并连接到天线输入端(VB)上；N型MOS管N2的栅极、N型MOS管NI的漏极和P型MOS管P3的漏极相连，并连接到天线输入端(VA)上；并且，P型MOS管P3的源极和P型MOS管P5的漏极相连；P型MOS管P4的源极和P型MOS管P6的漏极相连；P型MOS管P6的源极和N型MOS管N6的栅极相连；P型MOS管P5的源极和N型MOS管N5的栅极相连。
[0013]所述第二整流桥包括四个N型MOS管和四个P型MOS管，其中，N型MOS管N14的栅极、N型MOS管N15的漏极和P型MOS管P12的漏极相连，并连接到天线端口 VB上；N型MOS管N15的栅极、N型MOS管N14的漏极和P型MOS管Pll的漏极相连，并连接到天线端口 VA上；P型MOS管Pll的源极和P13的漏极相连；P型MOS管P12的源极和P型MOS管P14的漏极相连；P型MOS管P14的源极和N17的栅极相连；P型MOS管P13的源极和N型MOS管N16的栅极相连。
[0014]根据本发明的一个实施例，所述电压检测比较电路主要由第一分压电阻、第二分压电阻、第三分压电阻、二极管连接的MOS管和第一放大器构成，其中，第一直流电压输出通过所述第一分压电阻、第二分压电阻构成的分压电路连接到所述第一放大器的负端，第二直流电压输出通过所述第三分压电阻和所述MOS管构成的分压电路连接到所述第一放大器的正端，MOS管漏端上的电压值为所述阈值电压。
[0015]根据本发明的一个实施例，控制脉冲产生电路产生的控制脉冲的波形为锯齿波，其中包括脉冲信号产生电路、二次比较电路、整形电路。
[0016]根据本发明的一个实施例，所述脉冲信号产生电路主要由P0WER_TRAN电路、若干反相器以及两个或非门组成的逻辑电路构成，用于将天线感应的交流正弦波整形为方波，其中，天线输入端作为所述P0WER_TRAN电路的输入，两个或非门的输出作为所述时钟整形电路的输出。
[0017]根据本发明的一个实施例，所述二次比较电路连接在所述电压检测比较电路的输出上，用于根据比较的结果控制脉冲信号的宽度。
[0018]根据本发明的一个实施例，所述整形电路包括锯齿波产生电路，所述锯齿波产生电路主要由4个PMOS管P7，P8, P9, P10，和4个NMOS管N10，Nil, N12, N13组成，其中，P7的栅极和NlO的栅极相连，P7的漏极和NlO的漏极相连，P8的栅极和Nll的栅极相连，P8的漏极和Nll的漏极相连，P9的栅极和N12的栅极相连，P9的漏极和N12的漏极相连，PlO的栅极和N13的栅极相连，PlO的漏极和N13的漏极相连，所述PMOS管的源极接入第二直流电压输出，所述锯齿波产生电路的第一输出端为P8的漏极和Nll的漏极相连的端SI，所述锯齿波产生电路的第二输出端为P9的漏极和N12的漏极相连的端S2。
[0019]根据本发明的一个实施例，所述开关控制电路主要由2个PMOS管P1、P2和2个NMOS管N3、N4组成，其中，Pl的栅极和N3的栅极相连，Pl的漏极与N3的漏极相连，P2的栅极和N4的栅极相连，P2的漏极和N4的漏极相连，Pl和P2的栅极由所述锯齿波产生电路的第一和第二输出端的控制。
[0020]本发明带来了以下有益效果:本发明采用开关控制电路对整流电路的功率管的导通时间进行控制，从而实现能量接收效率的自适应调节。设定阈值电压，当超过该值时，开关控制电路启用，降低整流电路的输出电压，以保护负载，当低于该值时，开关控制电路不启用，使整流输出达到最大效率，从而满足负载功率的要求。采用本发明的整流电路不用额外增加过流保护电路，降低了接口电路的整体功耗，从而提高了功率传输效率。
[0021]本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
【专利附图】
【附图说明】[0022]图1显示了根据本发明的一个实施例的用于射频卡接口的整流电路的电路原理图；
[0023]图2显示了仿真环境下传统整流器输出的结果与本发明保护功能开启时的输出结果的比较的曲线图；
[0024]图3显示了仿真环境下传统整流器输出的结果与本发明保护功能不开启时的输出结果的比较的曲线图；
[0025]图4显示了仿真环境下传统整流器的接收效率(输出电压/输入电压)与本发明的接收效率(输出电压/输入电压)随输入电压变化的变化情况的比较的曲线图。
【具体实施方式】
[0026]以下将结合附图来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明各实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
[0027]图1为本发明的电路结构示意图。该电路包括第一整流桥I和第二整流桥7，电压检测比较电路3，控制脉冲产生电路，开关控制电路2。
[0028]第一整流桥I和第二整流桥7采用一种高效的全波整流电路。其用于将交流电压转换为直流电压。
[0029]如图1所示,第一整流桥I和第二整流桥7具有第一和第二上桥臂以及第一和第二下桥臂，用以将天线输入端VA，VB上感应的交流电压整流为第一直流电压VDDL和第二直流电压VDDH进行输出。
[0030]在图1中，第一整流桥I的上桥臂和下桥臂包括四个N型MOS管和四个P型MOS管。其中，N型MOS管NI的栅极、N型MOS管N2的漏极和P型MOS管P4的漏极相连，并连接到天线输入端VB上。N型MOS管N2的栅极、N型MOS管NI的漏极和P型MOS管P3的漏极相连，并连接到天线输入端(VA)上。并且，P型MOS管P3的源极和P型MOS管P5的漏极相连；P型MOS管P4的源极和P型MOS管P6的漏极相连；P型MOS管P6的源极和N型MOS管N6的栅极相连；P型MOS管P5的源极和N型MOS管N5的栅极相连。
[0031]如图1所示，第二整流桥7也包括四个N型MOS管和四个P型MOS管，其中，N型MOS管N14的栅极、N型MOS管N15的漏极和P型MOS管P12的漏极相连，并连接到天线端口 VB上；N型MOS管N15的栅极、N型MOS管N14的漏极和P型MOS管Pll的漏极相连，并连接到天线端口 VA上；P型MOS管Pll的源极和P13的漏极相连；P型MOS管P12的源极和P型MOS管P14的漏极相连；P型MOS管P14的源极和N17的栅极相连；P型MOS管P13的源极和N型MOS管N16的栅极相连。
[0032]电压检测比较电路3与第一整流桥的输出连接，以实时检测第一直流电压，并将其与一阈值电压进行比较。当检测的第一直流电压小于或等于阈值电压时，开关控制电路完全闭合，导通角最大，以提高能量接收效率，当检测第一直流电压超过阈值电压时，开关控制电路在一部分时间里闭合，另一部分时间里断开，导通角随检测的第一直流电压的增大而逐步变小，从而降低能量接收效率。
[0033]进一步地，如图1所示，可以看到本发明的电压检测比较电路3主要由第一分压电阻R3、第二分压电阻R4、第三分压电阻R5、二极管连接的MOS管和第一放大器构成。其中，第一直流电压VDDL输出通过第一分压电阻R3、第二分压电阻R4构成的分压电路连接到第一放大器的负端，第二直流电压VDDH输出通过第三分压电阻R5和MOS管构成的分压电路连接到第一放大器的正端，MOS管漏端上的电压值为阈值电压。因此，在这种情况下，实时检测的第一直流电压VDDL超过阈值电压时，让第一整流桥工作在斩波模式，输出的斩波电压值与开关控制电路的输入信号的脉冲宽度有关。
[0034]具体说，在一个示例中，R3阻值为180K，R4阻值为50K，R5为100K。漏端电压例如为0.94V。
[0035]控制脉冲产生电路根据电压检测比较电路3发出的电压比较结果信号来产生不同脉宽的控制脉冲。在一个示例中，控制脉冲产生电路产生的控制脉冲的波形为锯齿波。具体说，其可包括脉冲信号产生电路4、二次比较电路5、整形电路6。
[0036]如图1所示，脉冲信号产生电路4主要由P0WER_TRAN电路、若干反相器以及两个或非门组成的逻辑电路构成，其中，天线输入端(VA，VB)作为P0WER_TRAN电路的输入，两个或非门的输出作为所述脉冲信号产生电路(4)的输出。
[0037]而整形电路6可以为锯齿波产生电路，其主要由4个PMOS管P7，P8，P9，P10，和4个NMOS管N10，Nil, N12, N13组成。其中，P7的栅极和NlO的栅极相连，P7的漏极和NlO的漏极相连，P8的栅极和Nll的栅极相连，P8的漏极和Nll的漏极相连，P9的栅极和N12的栅极相连，P9的漏极和N12的漏极相连，PlO的栅极和N13的栅极相连，PlO的漏极和N13的漏极相连，PMOS管的源极接入第二直流电压输出。锯齿波产生电路的第一输出端为P8的漏极和Nll的漏极相连的端SI,锯齿波产生电路的第二输出端为P9的漏极和N12的漏极相连的端S2。
[0038]最后，如图1所示，本发明的开关控制电路2设在第一整流桥I的第一上桥臂和第一下桥臂之间，用以根据控制脉冲的脉宽来控制第一整流桥I的导通角，从而控制第一直流电压VDDL的输出值。
[0039]开关控制电路2主要由2个PMOS管P1、P2和2个NMOS管N3、N4组成，其中，Pl的栅极和N3的栅极相连，Pl的漏极与N3的漏极相连，P2的栅极和N4的栅极相连，P2的漏极和N4的漏极相连，Pl和P2的栅极由所述锯齿波产生电路6的第一和第二输出端的控制。
[0040]在本发明中，第二整流桥电路7产生的VDDH输出主要用于给整个整流电路的逻辑器件提供标准供电电压。
[0041]下面结合具体实施例对上述方法作进一步说明:
[0042]本发明的高效的全波整流电路输入端将天线耦合产生的交流电压初步整流为直流电压，P3和P4为整流管，P5，P6为二极管连接的MOS管，N5, N6为电容。
[0043]开关控制电路中的P1、P2和N3、N4为开关，SI和S2为这四个开关的控制电压，由锯齿波产生电路的输出产生用来控制P3，P4栅极偏压的脉冲宽度，从而控制第一整流桥电路I的导通时间。
[0044]比较电路对整流输出电压进行采样并和0.9V左右的二极管压降进行比较，比较的输出电压和时钟整形后的平均电压通过二次比较电路再次进行比较。其输出经过锯齿波产生电路整形形成锯齿波，锯齿波产生电路产生的锯齿脉冲控制开关控制电路中的两个开关切换的控制电压为Vout-vth或者VDDH。其中为Vout-vth时输出效率最大，起到提高效率的作用。而当为VDDH时整流管关闭，此时效率最低，从而起到保护电路的作用。
[0045]通过控制锯齿波脉冲的宽度就控制了导通角的导通时间。进而在需要供电的时候可以提供高效率的整流，当整流超过所需点位时，通过控制导通角减小来减小接收的能量保护电路。
[0046]图2-4为根据本发明的一个实施例在仿真环境下的结果。
[0047]从图2中可以看出:当保护电路开启时，本发明的输出电压比传统整流器输出电压明显减小，实现了保护后续电路的功能。
[0048]从图3中可以看出:当保护电路不开启时，本发明的输出电压与传统整流器输出电压相差不大，仍能提供较高的整流效率。
[0049]从图4中可以看出:与传统整流器相比，随着输入电压的变化，本发明的电压接收效率在输入电压升高时明显降低，起到了保护后续电路的作用。
[0050]虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属【技术领域】内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
【权利要求】
1.一种用于射频接口的整流电路，其特征在于，包括: 第一和第二整流桥(1，7)，其分别具有第一和第二上桥臂以及第一和第二下桥臂，用以将天线输入端(VA，VB)上感应的交流电压整流为第一直流电压(VDDL)和第二直流电压(VDDH)进行输出； 电压检测比较电路(3)，其与所述第一整流桥的输出连接，以实时检测所述第一直流电压，并将其与一阈值电压进行比较； 控制脉冲产生电路(4，5，6)，其与所述电压检测比较电路的输出连接，以根据输出的比较结果产生不同脉宽的控制脉冲； 开关控制电路(2 )，其设在所述第一上桥臂和所述第一下桥臂之间，用以根据所述控制脉冲的脉宽来控制所述第一整流桥(I)的导通角，从而控制第一直流电压的输出值，其中， 当检测的第一直流电压小于或等于阈值电压时，所述开关控制电路完全闭合，导通角最大，以提闻能量接收效率， 当检测第一直流电压超过阈值电压时，所述开关控制电路在一部分时间里闭合，另一部分时间里断开，导通角随检测的第一直流电压的增大而逐步变小，从而降低能量接收效率。
2.如权利要求1所述的整流电路，其特征在于， 所述第一整流桥的上桥臂和下桥臂包括四个N型MOS管和四个P型MOS管，其中，N型MOS管NI的栅极、N型MOS管N2的漏极和P型MOS管P4的漏极相连，并连接到天线输入端(VB)上；N型MOS管N2的栅极、N型MOS管NI的漏极和P型MOS管P3的漏极相连，并连接到天线输入端(VA)上；并且，P型MOS管P3的源极和P型MOS管P5的漏极相连；P型MOS管P4的源极和P型MOS管P6的漏极相连；P型MOS管P6的源极和N型MOS管N6的栅极相连；P型MOS管P5的源极和N型MOS管N5的栅极相连； 所述第二整流桥包括四个N型MOS管和四个P型MOS管，其中，N型MOS管N14的栅极、N型MOS管N15的漏极和P型MOS管P12的漏极相连，并连接到天线端口 VB上；N型MOS管N15的栅极、N型MOS管N14的漏极和P型MOS管Pl I的漏极相连，并连接到天线端口 VA上；P型MOS管Pll的源极和P13的漏极相连；P型MOS管P12的源极和P型MOS管P14的漏极相连；P型MOS管P14的源极和N17的栅极相连；P型MOS管P13的源极和N型MOS管N16的栅极相连。
3.如权利要求1所述的整流电路，其特征在于，所述电压检测比较电路主要由第一分压电阻(R3)、第二分压电阻(R4)、第三分压电阻(R5)、二极管连接的MOS管和第一放大器构成，其中，第一直流电压(VDDL)输出通过所述第一分压电阻(R3)、第二分压电阻(R4)构成的分压电路连接到所述第一放大器的负端，第二直流电压(VDDH)输出通过所述第三分压电阻和所述MOS管构成的分压电路连接到所述第一放大器的正端，MOS管漏端上的电压值为所述阈值电压。
4.如权利要求1所述的整流电路，其特征在于，控制脉冲产生电路(4，5，6)产生的控制脉冲的波形为锯齿波，其中包括脉冲信号产生电路(4 )、二次比较电路(5 )、整形电路(6 )。
5.如权利要求4所述的整流电路，其特征在于，所述脉冲信号产生电路(4)主要由P0WER_TRAN电路、若干反相器以及两个或非门组成的逻辑电路构成，用于将天线感应的交流正弦波整形为方波，其中，天线输入端(VA，VB)作为所述P0WER_TRAN电路的输入，两个或非门的输出作为所述时钟整形电路(4)的输出。
6.如权利要求4所述的整流电路，其特征在于，所述二次比较电路(5)连接在所述电压检测比较电路的输出上，用于根据比较的结果控制脉冲信号的宽度。
7.如权利要求4所述的整流电路，其特征在于，所述整形电路(6)包括锯齿波产生电路，所述锯齿波产生电路主要由4个PMOS管P7，P8，P9，P10，和4个NMOS管NlO，Nll，NI2，N13组成，其中，P7的栅极和NlO的栅极相连，P7的漏极和NlO的漏极相连，P8的栅极和NI I的栅极相连，P8的漏极和Nll的漏极相连，P9的栅极和N12的栅极相连，P9的漏极和N12的漏极相连，PlO的栅极和N13的栅极相连，PlO的漏极和N13的漏极相连，所述PMOS管的源极接入第二直流电压输出，所述锯齿波产生电路的第一输出端为P8的漏极和Nll的漏极相连的端SI，所述锯齿波产生电路的第二输出端为P9的漏极和N12的漏极相连的端S2。
8.如权利要求7所述的整流电路，其特征在于，所述开关控制电路(2)主要由2个PMOS管P1、P2和2个NMOS管N3、N4组成，其中，Pl的栅极和N3的栅极相连，Pl的漏极与N3的漏极相连，P2的栅极 和N4的栅极相连，P2的漏极和N4的漏极相连，Pl和P2的栅极由所述锯齿波产生电路的第一和第二输出端的控制。
【文档编号】H02M1/08GK103812364SQ201410040188
【公开日】2014年5月21日 申请日期:2014年1月27日 优先权日:2014年1月27日
【发明者】乌力吉, 李阳, 王蓓蓓, 张向民 申请人:清华大学