一种基于fpga和继电器的保护电路的制作方法
【专利摘要】本实用新型公开了一种基于FPGA和继电器的保护电路，包括控制电路、按键、显示屏、报警器、继电器RL1、三极管Ql、2个采样电阻以及3条放大及A/D转换支路；按键和显示屏均与控制电路相连；采用采样电阻、3条放大及A/D转换支路和控制电路实现漏电检查和报警信号的输出，通过继电器实现断电保护。本实用新型的基于FPGA和继电器的保护电路具有自动断电、可靠性高、抗干扰能力强等优点。
【专利说明】—种基于FPGA和继电器的保护电路
【技术领域】
[0001]本实用新型涉及一种基于FPGA和继电器的保护电路。
【背景技术】
[0002]现有的漏电保护电路一般采用霍尔电流传感器进行直流漏电流检测，主要问题出在传感器受到了分布电容的影响、剩磁变化的影响、导线相对位置的影响、环境电磁干扰及被测直流电流中的纹波干扰等，从而影响检测的精度和稳定性，给现场测试带来极大的不便。且现有的很多漏电保护电路不具有在漏电发生时自动断电的功能，常常造成电气设备的损坏。
[0003]因此，有必要设计一种新型的基于FPGA和继电器的保护电路。
实用新型内容
[0004]本实用新型所要解决的技术问题是提供一种基于FPGA和继电器的保护电路，该基于FPGA和继电器的保护电路能实现漏电报警及漏电发生时自动断电，可靠性高，抗干扰能力强。
[0005]实用新型的技术解决方案如下:
[0006]一种基于FPGA和继电器的保护电路，包括控制电路、按键、显示屏、报警器、继电器RL1、三极管Ql、2个采样电阻以及3条放大及A/D转换支路；按键和显示屏均与控制电路相连；
[0007]2个采样电阻分别是第一采样电阻Rl和第二采样电阻R2 ；
[0008]第一采样电阻R1、继电器Rl的常闭开关K1、负载RL和第二采样电阻R2依次串接在主电源与地之间；第一采样电阻Rl和第二采样电阻R2均为0.1欧姆；
[0009]所述的控制电路采用FPGA芯片，FPGA芯片上集成有第一减法器、第二减法器、比较器、D触发器和具有2个输入端的或门；
[0010]3条放大及A/D转换支路由第一放大及A/D转换支路、第二放大及A/D转换支路和第三放大及A/D转换支路组成；
[0011]第一放大及A/D转换支路接在主电源与第一减法器的第一输入端之间；
[0012]第二放大及A/D转换支路接在第一采样电阻Rl与常闭开关Kl的连接点与第一减法器的第二输入端之间；第一减法器的输出端接第二减法器的第一输入端；
[0013]第三放大及A/D转换支路接在第二采样电阻R2与负载RL的连接点与第二减法器的第二输入端之间；第二减法器的输出端接比较器的第一输入端；比较器的第二输入端接预设值；或门的第一个输入端以及D触发器的CP段均与比较器的输出端接；D触发器的D端接高电平，D触发器的Q输出端接或门的第二输入端；或门的输出端接报警器；所述的报警器包括LED灯和蜂鸣器；
[0014]三极管Ql为NPN型三极管，三极管Ql的c极接主电源，三极管Ql的b极接或门的输出端；三极管Ql的e极经继电器RLl的线圈接地；
[0015]每一条放大及A/D转换支路均由放大器和A/D转换器依次串接而成；其中放大器的放大倍数为10倍，A/D转换器采用16位的A/D转换器。
[0016]有益效果:
[0017]本实用新型的基于FPGA和继电器的保护电路，通过2个采样电阻配合3条放大及A/D转换支路直接获取电源输出电流和电源回流的电流，相比于采用霍尔传感器检测电流，其准确性和抗干扰性能更强。
[0018]本实用新型采用继电器控制负载的供电，在漏电值超过预设值时能自动切断电源，实现对电路的彻底保护。
[0019]本电路不涉及到CPU，因而也不涉及到程序，即采用全硬件的电路，这也是其可靠性高的原因之一。
[0020]另外，采用FPGA作为主控芯片，集成度高，而且是全硬件电路，响应速度快，结构紧凑，布线简单，易于实施。
[0021]按键用于设定预设值。显示屏能显示实时的漏电流大小。
【专利附图】
【附图说明】
[0022]图1为直流漏电流检测与保护电路的电路原理图；
【具体实施方式】
[0023]以下将结合附图和具体实施例对本实用新型做进一步详细说明:
[0024]实施例1:如图1，一种基于FPGA和继电器的保护电路，包括控制电路、按键、显示屏、报警器、继电器RL1、三极管Ql、2个采样电阻以及3条放大及A/D转换支路；按键和显示屏均与控制电路相连；
[0025]2个采样电阻分别是第一采样电阻Rl和第二采样电阻R2 ；
[0026]第一采样电阻R1、继电器Rl的常闭开关K1、负载RL和第二采样电阻R2依次串接在主电源与地之间；第一采样电阻Rl和第二采样电阻R2均为0.1欧姆；
[0027]所述的控制电路采用FPGA芯片，FPGA芯片上集成有第一减法器、第二减法器、比较器、D触发器和具有2个输入端的或门；
[0028]3条放大及A/D转换支路由第一放大及A/D转换支路、第二放大及A/D转换支路和第三放大及A/D转换支路组成；
[0029]第一放大及A/D转换支路接在主电源与第一减法器的第一输入端之间；
[0030]第二放大及A/D转换支路接在第一采样电阻Rl与常闭开关Kl的连接点与第一减法器的第二输入端之间；第一减法器的输出端接第二减法器的第一输入端；
[0031]第三放大及A/D转换支路接在第二采样电阻R2与负载RL的连接点与第二减法器的第二输入端之间；第二减法器的输出端接比较器的第一输入端；比较器的第二输入端接预设值；或门的第一个输入端以及D触发器的CP段均与比较器的输出端接；D触发器的D端接高电平，D触发器的Q输出端接或门的第二输入端；或门的输出端接报警器；所述的报警器包括LED灯和蜂鸣器；
[0032]三极管Ql为NPN型三极管，三极管Ql的c极接主电源，三极管Ql的b极接或门的输出端；三极管Ql的e极经继电器RLl的线圈接地；
[0033]每一条放大及A/D转换支路均由放大器和A/D转换器依次串接而成；其中放大器的放大倍数为10倍，A/D转换器采用16位的A/D转换器。
[0034]工作过程说明:
[0035]第一放大及A/D转换支路和第二放大及A/D转换支路以及第一减法器用于检测Rl上的电压降，第三放大及A/D转换支路用于检测R2上的电压降，两个电压降在第二减法器中相减，得到2个采样电阻上的电压降之差，再换算成电流就是漏电流的大小，再将该漏电流与预设值比较，如果超过预设值即启动报警。预设值由按键设置，并存储在FPGA中集成才存储器(或存储单元)中。
[0036]启动报警时，比较器输出高电平，在三极管Ql导通，继电器线圈通电，导致常闭开关Kl断开，从而切断负载的供电，实现漏电时的自动断电保护。
[0037]FPGA同时将实时的漏电流值和预设值在显示屏上显示，为现有成熟技术。显示屏的另一个作用配合按键设置预设值，即在按键动作时，显示预设值的变化。
[0038]D触发器和或门用于锁定报警信号，当比较器输出信号由低电平跳变到高电平时，此时一方面会启动报警器和继电器，另外，还同时有上升沿产生，使得D触发器输出高电平，保障或门持续输出高电平，维持继电器和报警器动作。
[0039]D触发器的实现为现有成熟技术，其电路结构可参照双上升沿D触发器74LS74器件和4D触发器74LS175中的单个D触发器的电路。
【权利要求】
1.一种基于FPGA和继电器的保护电路，其特征在于，包括控制电路、按键、显示屏、报警器、继电器RL1、三极管Ql、2个采样电阻以及3条放大及A/D转换支路；按键和显示屏均与控制电路相连； 2个采样电阻分别是第一采样电阻Rl和第二采样电阻R2 ； 第一采样电阻R1、继电器Rl的常闭开关K1、负载RL和第二采样电阻R2依次串接在主电源与地之间；第一采样电阻Rl和第二采样电阻R2均为0.1欧姆； 所述的控制电路采用FPGA芯片，FPGA芯片上集成有第一减法器、第二减法器、比较器、D触发器和具有2个输入端的或门； 3条放大及A/D转换支路由第一放大及A/D转换支路、第二放大及A/D转换支路和第三放大及A/D转换支路组成； 第一放大及A/D转换支路接在主电源与第一减法器的第一输入端之间； 第二放大及A/D转换支路接在第一采样电阻Rl与常闭开关Kl的连接点与第一减法器的第二输入端之间；第一减法器的输出端接第二减法器的第一输入端； 第三放大及A/D转换支路接在第二采样电阻R2与负载RL的连接点与第二减法器的第二输入端之间；第二减法器的输出端接比较器的第一输入端；比较器的第二输入端接预设值；或门的第一个输入端以及D触发器的CP段均与比较器的输出端接；D触发器的D端接高电平，D触发器的Q输出端接或门的第二输入端；或门的输出端接报警器；所述的报警器包括LED灯和蜂鸣器； 三极管Ql为NPN型三极管，三极管Ql的c极接主电源，三极管Ql的b极接或门的输出端；三极管Ql的e极经继电器RLl的线圈接地； 每一条放大及A/D转换支路均由放大器和A/D转换器依次串接而成；其中放大器的放大倍数为10倍，A/D转换器采用16位的A/D转换器。
【文档编号】H02H3/04GK204030551SQ201420123079
【公开日】2014年12月17日 申请日期:2014年3月12日 优先权日:2014年3月12日
【发明者】刘爱林 申请人:湖南科技学院