操作用于同时生成正电压和负电压的多级电荷泵电路的制作方法

本发明涉及用于生成正电压和负电压的多级电荷泵电路。

背景技术：

电荷泵电路是被配置用于提供具有高压电平的电压的电路类型，该电压或者比电源电压更正(被称作为较高正电压)或相对于电源电压具有相反极性(被称作为较高负电压)。在许多电路应用中，需要较高正电压和较高负电压两者，并且通常这些电压将在片上生成。为此，常规的解决方案是包括两个不同的电荷泵电路，一个用于生成所需的较高正电压，并且另一个用于生成所需的较高负电压。与此常规解决方案相关联的缺点是：增大了由这两个不同的电荷泵电路所占据的片上面积(更确切地，相对于所需的电容器和电阻器)并且增大了功耗。

取决于所需的较高正电压和较高负电压的大小，针对每个电压发生器电路可能需要多级电荷泵电路。为获取所期望的电压大小使用多级可能在降低效率和降低可靠性方面具有不利的后果。另外，用于生成较高正电压和较高负电压的单独的电压生成器要求单独的时钟缓冲电路驱动电容性切换操作，并且这可能会导致片上电流消耗的不期望的增大。

本领域需要一种多级电荷泵电路，这种多级电荷泵电路解决上述问题和其他问题，以支持从常用电荷泵电路中同时生成较高正电压和较高负电压两者。

技术实现要素：

在实施例中，电荷泵电路包括：多个升压电路，所述多个升压电路级联耦合在第一节点与第二节点之间，其中，每个升压电路具有a节点和b节点，并且在正电压升压模式下可操作用于从所述a节点到所述b节点正向地升高电压，并且在负电压升压模式下可操作用于从所述b节点到所述a节点负向地升高电压；第一切换电路，所述第一切换电路被配置用于响应于周期性使能信号的第一逻辑状态而在所述多个升压电路中的一个升压电路的a节点处施加第一电压，从而使得所述多个升压电路的升压电路在所述正电压升压模式下操作用于在所述第二节点处生成较高正电压；以及第二切换电路，所述第二切换电路被配置用于响应于所述周期性使能信号的第二逻辑状态而在所述多个升压电路中的另一升压电路的b节点处施加第二电压，从而使得所述多个升压电路的升压电路在所述负电压升压模式下操作用于在所述第一节点处生成较高负电压。

在实施例中，提出了一种用于控制级联耦合在第一节点与第二节点之间的多个升压电路的操作的方法，其中，每个升压电路具有a节点和b节点，并且在正电压升压模式下可操作用于从所述a节点到所述b节点正向地升高电压，并且在负电压升压模式下可操作用于从所述b节点到所述a节点负向地升高电压。所述方法包括：响应于使能信号的第一逻辑状态而在所述多个升压电路中的一个升压电路的所述a节点处施加第一电压，从而使得所述多个升压电路的升压电路在所述正电压升压模式下操作用于在所述第二节点处生成较高正电压；在正电压输出端处存储来自所述较高正电压的电荷；响应于所述使能信号的第二逻辑状态而在所述多个升压电路中的另一升压电路的b节点处施加第二电压，从而使得所述多个升压电路的升压电路在所述负电压升压模式下操作用于在所述第一节点处生成较高负电压；在负电压输出端处存储来自所述较高负电压的电荷；以及在所述第一与第二逻辑状态之间进行循环切换以便同时在所述正电压输出端处生成正电压并且在所述负电压输出端处生成负电压。

附图说明

为了更好地理解实施例，现在将仅通过示例的方式参照附图，在附图中：

图1是倍压器的电路图；

图2是时钟电压升压电路的电路图；

图3a和图3b示出了时钟信号波形；

图4是由图1的级联倍压器电路形成的电荷泵的电路图，该电荷泵操作用于通过在正电压模式下进行操作与在负电压模式下进行操作之间循环交替来同时生成较高正电压和较高负电压；

图5是时序图，示出了通过图4的电路同时生成该正输出电压和负输出电压；并且

图6是时序图，示出了用于控制图4的电路在正电压模式与负电压模式之间交替切换的周期性极性控制信号。

具体实施方式

现在参照示出了倍压器电路(级)100的电路图的图1。电路100包括：n沟道mos晶体管mn1，该n沟道mos晶体管的源极端子耦合至节点a并且漏极端子耦合至节点na1(即，具有耦合在节点a与节点na1之间的源极-漏极路径)；以及n沟道mos晶体管mn2，该n沟道mos晶体管的源极端子耦合至节点a并且漏极端子耦合至节点na2。晶体管mn1与mn2交叉耦合，其中，晶体管mn1的栅极端子在节点na2处耦合至晶体管mn2的漏极端子，并且晶体管mn2的栅极端子在节点na1处耦合至晶体管mn1的漏极端子。

电路100进一步包括：n沟道mos晶体管mn3，该n沟道mos晶体管的源极端子耦合至节点na1并且漏极端子耦合至节点nb1；以及n沟道mos晶体管mn4，该n沟道mos晶体管的源极端子耦合至节点na2并且漏极端子耦合至节点nb2。晶体管mn3与mn4交叉耦合，其中，晶体管mn3的栅极端子在节点na2处耦合至晶体管mn4的源极端子，并且晶体管mn4的栅极端子在节点na1处耦合至晶体管mn3的源极端子。

电路100还进一步包括：n沟道mos晶体管mn5，该n沟道mos晶体管的漏极端子耦合至节点b并且源极端子耦合至节点na1；以及n沟道mos晶体管mn6，该n沟道mos晶体管的漏极端子耦合至节点b并且源极端子耦合至节点na2。晶体管mn5的栅极端子耦合至节点nb1，并且晶体管mn6的栅极端子耦合至节点nb2。

电容器c1的一个端子耦合至节点na1并且另一端子耦合用于接收时钟信号ck。电容器c2的一个端子耦合至节点na2并且另一端子耦合用于接收时钟信号ckn(其为时钟信号ck的逻辑反相)。自举电容器cbs1的一个端子耦合至节点nb1并且另一端子耦合用于接收时钟信号ckh。自举电容器cbs2的一个端子耦合至节点nb2并且另一端子耦合用于接收时钟信号ckhn(其为时钟信号chk的逻辑反相)。

时钟信号ckh和ckhn是使用在图2中所示出的时钟电压升压电路110由时钟信号ck和ckn生成的。电路110包括n沟道mos晶体管112，该n沟道mos晶体管的源极端子耦合至正电源电压节点vdd并且漏极端子耦合至节点114。电路110进一步包括n沟道mos晶体管116，该n沟道mos晶体管的源极端子耦合至电源电压节点vdd并且漏极端子耦合至节点118。晶体管112与116交叉耦合，其中，晶体管112的栅极端子在节点118处耦合至晶体管116的漏极端子，并且晶体管116的栅极端子在节点114处耦合至晶体管112的漏极端子。

电容器c1’的一个端子耦合至节点114并且另一端子耦合用于接收时钟信号ck。电容器c2’的一个端子耦合至节点118并且另一端子耦合用于接收时钟信号ckn。

cmos逆变器120的输入端耦合至电源电压节点vdd并且输出端生成时钟信号ckh。在逆变器120中的p沟道mos晶体管的源极端子耦合至节点114，并且在逆变器120中的n沟道mos晶体管的源极端子耦合用于接收时钟信号ck。

cmos逆变器122的输入端耦合至电源电压节点vdd并且输出端生成时钟信号ckhn。在逆变器122中的p沟道mos晶体管的源极端子耦合至节点118，并且在逆变器122中的n沟道mos晶体管的源极端子耦合用于接收时钟信号ckn。

时钟电压升压电路110用于对时钟信号ck和ckn进行电平转换以便生成时钟信号ckh和ckhn。图3a示出了时钟信号ck和ckn的波形。图3b示出了时钟信号ckh和ckhn的波形。将注意的是，时钟电压升压电路110用于将时钟信号ckh和ckhn的高的电压电平升压至2*vdd，其中，时钟信号ck和ckn的高电压电平为vdd。时钟信号ckh和ckhn分别具有与时钟信号ck和ckn相同的相位。

图1的倍压器电路100可配置用于生成正电压或负电压的操作。当倍压器电路100被用作正倍压器时(例如，在较高正电压模式下操作)，电源电压vdd连接至节点a，并且2*vdd的较高正电压在节点b处生成。相反地，当倍压器电路100被用作负倍压器时(例如，在较高负电压模式下操作)，接地电源电压gnd连接至节点b并且-vdd的较高正电压在节点a处生成。

倍压器电路100有利地只由两个时钟(ck/ckh和ckn/sknh)而进行操作。

在较高正电压模式下，倍压器电路100操作如下：

开始，假设不存在时钟。在这种情形下，节点na1和na2将被充电至vdd-vt电压电平，其中，vt是n沟道mos晶体管mn1和mn2的阈值电压。现在，假设施加时钟信号。在时钟信号ck处于vdd电压电平并且时钟信号ckn处于0(接地gnd)电压电平的情况下，则时钟信号ckh处于2*vdd电压电平并且时钟信号ckhn处于接地电压电平。在这种配置下，节点na1将转换至2*vdd-vt电压电平并且节点na2将转换至vdd电压电平。由于在晶体管mn3与mn4之间的交叉耦合，节点nb1将充电至3*vdd电压电平并且节点nb2将充电至vdd电压电平。由于节点nb1处于3*vdd电压电平并且节点na1处于2*vdd电压电平，所以n沟道mos晶体管mn5具有足够的vgs(栅极至源极电压)将2*vdd电压从节点na1传输至节点b。以这种方式，生成较高正电压(高于输入电源电压vdd)并且对其进行传输以供输出。因此，在较高正电压操作模式期间，在节点a处施加电压vdd，并且在节点b处生成2*vdd电压。在时钟的相反相位期间，节点na1和na2在vdd电压电平与2*vdd电压电平之间切换。类似地，节点nb1和nb2在vdd电压电平与3*vdd电压电平之间切换。

将注意的是，在假设输出端处没有电流负载并且没有电荷损失的理想操作情形的情况下提及前文讨论的电压电平。

倍压器电路100在较高负电压模式下操作如下：

随着接地参考电压gnd施加于节点b，当时钟信号ckh转变至2*vdd电压电平时，同时时钟信号ck处于vdd电压电平上，并且n沟道mos晶体管mn5导通并且节点na1充电至0(gnd)电压电平。在下一个时钟周期期间，时钟信号ckh从2*vdd电压电平切换至接地电压电平，其中，时钟信号ck的状态从vdd电压电平改变至接地电压电平，并且节点na1相应地从0电压电平转变至-vdd电压电平。而且，节点nb1通过晶体管mn3以及晶体管mn5的关闭放电至-vdd电压电平。以这种方式，该节点na1也到达-vdd电压电平。由于时钟信号ckn和ckhn的影响，节点na2通过晶体管mn6充电至接地电压电平。由于na2处于接地电压电平，并且na1处于-vdd电压电平，这种配置使得晶体管mn1导通并且将-vdd电压电平传输至节点a。在此负的高电压操作模式期间，节点na1和na2在接地电压电平与-vdd电压电平之间切换，并且反之亦然。类似地，节点nb1和nb2在vdd电压电平与-vdd电压电平之间切换，并且反之亦然。

电路100至少拥有以下优点：a)根据已配置的操作模式，单电路配置可以被用于生成正电压或负电压；b)在输出电压中没有阈值电压降，因此提高了此倍压器电路级的效率；c)因为单倍压器电路可以被用于进行正和负倍压操作，与一些现有技术电路相比，占用的电路面积减小，并且功耗也减小；d)该电路只使用n沟道mos晶体管，因此没有一些现有技术常见的体偏置和结应力的的情况，并且因此电路可靠性不是问题；以及e)该电路使用nmos切换的交叉耦合架构，因此如一些现有技术电路的情况一样，不需要非重叠时钟方案或四相位时钟方案。

现在参照示出了由图1的级联倍压器电路100形成的电荷泵的电路图的图4，该电荷泵同时操作用于通过在正电压模式下进行操作与在负电压模式下进行操作之间循环交替来同时生成较高正电压和较高负电压。该电荷泵是使用级联耦合的多(n)个倍压器电路100的多级电荷泵电路200。在此示例实现方式中，存在级联耦合的n＝4个倍压器电路100，但是将理解的是，取决于将期望生成的较高正电压和较高负电压的大小，n可以为任何适当选择的整数值。倍压器电路100的级联耦合允许多级电压泵电路200在较高正电压模式下操作以便在正输出节点(vpos)处生成较高正电压并且在较高负电压模式下操作以便在负输出节点(vneg)处生成较高负电压。具体地，对多级电荷泵电路200进行循环控制以便在较高正电压模式下进行操作与在较高负电压模式下进行操作之间交替，并且提供单独的电压输出端子vpos和vneg用于分别地供应较高正电压和较高负电压。通过周期性极性控制信号en的逻辑状态来控制该交替操作。当极性控制信号en是逻辑0时，多级电荷泵电路200被配置用于响应于时钟信号而在较高正电压模式下进行操作以在正输出节点vpos处生成vout≈n*vdd的输出电压(应注意的，只有n-1个级100被用于生成此正输出电压)。相反地，当极性控制信号en是逻辑1时，多级电荷泵电路200被配置用于响应于时钟信号而在较高负电压模式下进行操作以在负输出节点vneg处生成vout≈-n*vdd的输出电压(应注意的，所有n个级100都被用于生成此负输出电压)。响应于周期性极性控制信号en，多级电压泵电路200在较高正电压模式操作与较高负电压模式操作之间切换，以便分别地同时在输出节点vpos处生成较高正电压并且在输出节点vneg处生成较高负电压。

第一二极管d1的阳极端子耦合至负输出节点vneg并且阴极端子耦合至节点202。电容器c3的第一端子耦合至负输出节点vneg并且第二端子耦合至接地参考节点。电容器c3用于存储与所生成的较高负输出电压相关联的电荷。第二二极管d2的阴极端子耦合至正输出节点vpos并且阳极端子耦合至节点204。电容器c4的第一端子耦合至正输出节点vpos并且第二端子耦合至接地参考节点。电容器c4用于存储与所生成的较高正输出电压相关联的电荷。

该n个倍压器电路100级联耦合在节点202与节点204之间。第一倍压器电路100(1)使其节点a耦合至节点202并且使其节点b耦合至第二倍压器电路100(2)节的点a。第二倍压器电路100(2)使其节点b耦合至第三倍压器电路100(3)的节点a。重复此连接序列直至第n个倍压器电路100(n)，该倍压器电路使其节点a耦合至紧接的前一个倍压器电路100(n-1)的节点b，并且使其节点b耦合至节点204。

时钟电路206和时钟电压升压电路110(见图2)生成时钟信号ck和ckn以及时钟信号ckh和ckhn以供施加于每个倍压器电路100(见图1)的相应时钟输入节点。控制电路208生成极性控制信号en。在优选的实现方式中，极性控制信号en是周期性信号，其频率远小于(例如，大约小两个数量级)时钟信号ck和ckn以及时钟信号ckh和ckhn的频率。控制电路208可以被实现为某种形式的时钟电路。

用于在正电压模式下操作级联倍压器电路100(2)-100(n)以生成较高正电压并且在负电压模式下操作该级联倍压器电路以生成较高负电压的控制电路包括第一切换电路210和第二切换电路212。第一切换电路210包括pmos控制晶体管220，该控制晶体管与pmos级联晶体管222串联源级-漏极耦合在电源电压节点vdd与级联倍压器电路100(2)-100(n)中的一个倍压器电路100的a节点(也被称为节点203)之间。在图示的实现方式中，出于选择较高正电压大小等于较高负电压大小的原因，倍压器电路100中所选择的一个是第二倍压器电路100(2)(但是可以选择任一倍压器电路100的a节点)。pmos控制晶体管220的栅极端子被耦合用于接收极性控制信号en，并且pmos级联晶体管222的栅极端子耦合至接地参考节点。第二切换电路212包括nmos控制晶体管224，该nmos控制晶体管与nmos级联晶体管226串联源级-漏极耦合在接地参考节点与级联倍压器电路110(2)-100(n)中的一个倍压器电路100的b节点之间。在图示的实现方式中，倍压器电路100中所选择的一个是第n倍压器电路100(n)，从而使得较高负电压的大小将等于较高正电压的大小(但是可以选择任一倍压器电路100中的b节点)。nmos控制晶体管224的栅极端子被耦合用于接收极性控制信号en，并且nmos级联晶体管226的栅极端子被耦合至电源电压节点vdd。

当周期性极性控制信号en处于逻辑0时，多级电荷泵电路200被配置用于在较高正电压模式下进行操作。导通pmos控制晶体管220(其中，pmos级联晶体管222响应于在其栅极端子处的接地偏置也导通)，并且将电源电压vdd供应至第二倍压器电路100(2)的a节点。同时，关闭nmos控制晶体管224以将节点204与接地电压隔离。响应于时钟信号ck和ckn以及时钟信号ckh和ckhn，第二至第n倍压器电路100(2)-100(n)将在节点204处使输入vdd电压升压朝向约等于+n*vdd的电压。将注意的是，只需要倍压器电路100的n-1级达到+n*vdd电压。二极管d2由节点204处的电压正向偏置，并且电容器c4(在正输出节点vpos处)被朝向较高正电压vout≈+n*vdd充电(更具体地，充电至+n*vdd-v阈值电压，其中，v阈值是正向偏置二极管d2两端的阈值电压降)。

当周期性极性控制信号en为逻辑1时，多级电荷泵电路200被配置用于在较高负电压模式下操作。导通nmos控制晶体管224(其中，nmos级联晶体管226响应于在其栅极端子处vdd偏置也导通)，并且接地参考电压被供应至第n倍压器电路100(n)的b节点(也被称为节点204)。同时，pmos控制晶体管220被关闭以将节点203与vdd电压隔离。响应于时钟信号ck和ckn以及时钟信号ckh和ckhn，第n至第一倍压器电路100(n)-100(1)将在节点202处使输入接地参考电压升压朝向约等于-n*vdd的电压。将注意的是，需要倍压器电路100的所有n级都达到-n*vdd电压。二极管d1由节点202处的电压正向偏置，并且电容器c3(在负输出节点vneg处)被朝向较高负电压vout≈-n*vdd充电(更具体地，被充电至-n*vdd+v阈值电压，其中，v阈值是正向偏置二极管d1两端的阈值电压降)。

图5展示了电路200用于同时生成较高正电压和较高负电压两者的操作的时序图。周期性极性控制信号en的振荡将具有级联倍压器电路100的电荷泵200在正电压模式与负电压模式之间循环交替，从而使得较高正电压和较高负电压两者同时生成。在示例实现方式中，较高正电压和较高负电压的稳定性可以在少于大约200μ秒内实现(其中，图5示出了具有20μ秒的时间划分的示例)。

图6是时序图，示出了极性控制信号en的周期性配置。对时间轴的划分是按1.5μ秒的增量进行的，并且因此极性控制信号en具有大约3μ秒的周期。为提供进一步背景，时钟信号ck和ckn以及时钟信号ckh和ckhn具有大约0.02μ秒至0.03μ秒的周期。因此，时钟信号的频率高于极性控制信号的频率(例如，相差大约两个数量级)。上述的只是时序关系的示例。更具体地，使能信号的时序取决于时钟信号的操作频率以及针对正电压和负电压两者的输出电容负载和输出电流负载。在使能信号与时钟信号之间的频率关系可以由电路设计者根据操作要求和规格来调谐。

该电荷泵电路200呈现了许多优点包括：1)同时生成正电压和负电压；2)在此配置中所使用的电荷泵面积小于现有技术设计；3)由于在正电荷泵配置和负电荷泵配置两者中均使用单电路，时钟缓冲器的数量下降，因此功率同样小于现有技术设计；4)不需要额外复杂地设计缓冲器以驱动共用负载，因此这种解决方案容易实现；5)由于将nmos晶体管用于倍压器电路，不存在体偏置和结应力的情况，因此利用这种配置提高了可靠性；6)在倍压器电路中使用nmos的交叉耦合架构不需要非重叠时钟方案或四相位时钟方案，因此同现有技术技术相比功耗和面积占用减小。

前面的描述已经通过示例性和非限定性的示例提供了对本发明的示例性实施例的全面且信息性的描述。然而，当结合附图和所附权利要求书进行阅读时，鉴于前面的描述，各种修改和适配对于相关领域技术人员而言可以变得显而易见。然而，本发明的教导的所有这样和相似的修改仍将落入如在所附权利要求书中限定的本发明的范围之内。