一种智能过零投切的控制电路的制作方法

本发明涉及一种智能过零投切的控制电路。

背景技术：

随着国民经济的迅猛发展，全国大、小企业的增多，居民生活质量的不断提高和家用电器的普及，对电能质量的要求日益增高，电网的经济运行越来越受到大家的重视。节能降耗、提高电能质量和电力系统的稳定性与经济性是电力系统高效运行所面临的重要问题。对无功功率进行合理的补偿是改善电能质量，抑制系统振荡，提高系统稳定性的一个比较简单、快捷、有效的方法。现有无功补偿装置主要是以开关投切电容器为主，由于电容器的固有电特性，这里投切开关都要求有过零投切功能。目前的过零投切开关主要还是由晶闸管构成，这种由电力电子构成的过零投切开关，抗干扰能力差，容易损坏。

技术实现要素：

本发明为了解决上述问题之一，提供一种智能过零投切的控制电路。

为了达到上述目的,本发明采取的技术方案是:

一种智能过零投切的控制电路,包括cpu、反馈电路、磁保持继电器、驱动电路，所述cpu通过驱动电路驱动磁保持继电器，所述反馈电路的输入端与磁保持继电器相连接，反馈电路的输出端与cpu的io口相连，当cpu的io口输出为高电平，可作为开关过零检测，而cpu的io口输出为常高，可作为触点闭合信号反馈。

进一步，所述驱动电路的驱动信号dr+、dr-连接到h桥驱动的输入三极管q5、q6，三极管q1、q2、q3、q4连接成桥臂，二极管d1、d2、d3、d4组成桥臂续流回路以驱动电路磁保持继电器。

进一步，所述反馈电路的输入端接在磁保持继电器的开关两端in与out，输出realy_zero与cpu的io口相连，当磁保持继电器触点没有闭合时，只有in与out之间电压在0.7v之间光耦才能导通，而使输出realy_zero为高电平，则可以作为开关过零检测，而当磁保持继电器触点闭合后，realy_zero为常高，则也可以作为触点闭合信号反馈。

进一步，cpu从给出驱动信号再到检测到磁保持继电器触点闭合时间，作为磁保持继电器的机械延时时间，这样cpu在磁保持继电器过零点之前，延时一个磁保持继电器的机械延时时间进行投入，则刚好在电压过零点时，磁保持继电器触点闭合，从而做到电压过零投入；当磁保持继电器触点从闭合到打开，realy_zero信号由高变低，则通过cpu测量出磁保持继电器的机械切除延时时间，从而可以在电压峰值超前一个磁保持继电器切除延时时间给出切除信号，达到磁保持继电器电流过零切除。

本发明的有益效果是:

本发明采用cpu智能控制，计算、测量由反馈电路给出的磁保持继电器的固有延时，通过驱动电路驱动磁保持继电器，从而能够实现控制过零投切。

附图说明

图1为本发明的原理框图；

图2为本发明的反馈电路图；

图3为本发明的磁保持继电器电路图；

图4为本发明的驱动电路图。

具体实施方式

下面结合附图和具体实施方式对本发明做具体说明.

如图1所示，一种智能过零投切的控制电路,包括cpu、反馈电路、磁保持继电器、驱动电路，所述cpu通过驱动电路驱动磁保持继电器，所述反馈电路的输入端与磁保持继电器相连接，反馈电路的输出端与cpu的io口相连，当cpu的io口输出为高电平，可作为开关过零检测，而cpu的io口输出为常高，可作为触点闭合信号反馈。

如图2所示，反馈电路的输入接在磁保持继电器的开关两端in与out，输出realy_zero与cpu的io口相连。由图可知磁保持继电器触点没有闭合时，只有in与out之间电压在0.7v之间光耦才能导通，而使输出realy_zero为高电平，这样可以作为开关过零检测，而当触点闭合后，realy_zero为常高，故该信号也可作为触点闭合信号反馈。

这里通过cpu给出驱动信号再到检测到触点闭合时间，作为磁保持继电器的机械延时时间。如果cpu在磁保持继电器过零点之前，延时一个磁保持继电器的机械延时时间进行投入，这样刚好在电压过零点时磁保持继电器触点闭合，从而做到电压过零投入。

切除是同样的，当磁保持继电器触点从闭合到打开，realy_zero信号由高变低，这样就可以通过cpu测量出磁保持继电器的机械切除延时时间，从而可以在电压峰值超前一个磁保持继电器切除延时时间给出切除信号，达到磁保持继电器电流过零切除。

如图3所示，该磁保持继电器只需要脉冲驱动即可。当v+/v-承受正向脉冲时，触点闭合；当v+/v-承受反向脉冲时，触点断开。从而达到投切电容的目的。

如图4所示，驱动信号dr+、dr-连接到h桥驱动的输入三极管q5、q6，三极管q1、q2、q3、q4连接成桥臂，二极管d1、d2、d3、d4组成桥臂续流回路构成驱动电路。工作原理：

1）当输入信号dr+为高电平、dr-为低电平时，三极管q5、q4导通，三极管q6、q3截止；三极管q5导通导致三极管q1导通，三极管q6截止导致三极管q2截止，从而使磁保持继电器k承受正向电压而导通。

2）当输入信号dr+为低电平、dr-为高电平时，三极管q6、q3导通，三极管q5、q4截止，三极管q6导通导致三极管q2导通，三极管q5截止导致三极管q1截止，从而使磁保持继电器k承受反向电压而断开。

以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

技术特征：

技术总结
本发明公开了一种智能过零投切的控制电路,包括CPU、反馈电路、磁保持继电器、驱动电路，所述CPU通过驱动电路驱动磁保持继电器，所述反馈电路的输入端与磁保持继电器相连接，反馈电路的输出端与CPU的IO口相连，当CPU的IO口输出为高电平，可作为开关过零检测，而CPU的IO口输出为常高，可作为触点闭合信号反馈。本发明采用CPU智能控制，计算、测量由反馈电路给出的磁保持继电器的固有延时，通过驱动电路驱动磁保持继电器，从而能够实现控制过零投切。

技术研发人员：蔡忠伟;周汉涛;顾金鑫
受保护的技术使用者：江苏硕阳电子科技有限公司;南京涛博能源科技有限公司
技术研发日：2018.04.04
技术公布日：2019.10.18