一种负载故障检测保护电路的制作方法

本实用新型涉及电力电子技术领域，尤其涉及到容性负载的故障检测和保护电路。

背景技术：

目前的电力存储系统及部分电机的启动电容基本上由容性负载组成，其内部可等效视为一个电容。容性负载在使用时，容易发生断路、短路、漏电等情况，在这种情况下，若不能及时检测并采取相应的保护措施，会造成容性负载设备的二次损伤甚至损坏供电电源。

因此需要一种可以检测负载断路、断路以及漏电情况并保护负载设备和供电电源的电路，以解决上述问题。

技术实现要素：

本实用新型一实施例提出了一种用于供电系统的负载故障检测保护电路，供电系统包括供电电源，第一继电器，第二继电器，第三继电器和容性负载，其中供电电源和容性负载均具有第一端和第二端，其中负载故障检测保护电路包括，参考信号产生电路，测试信号产生电路，幅值检测电路，逻辑判断电路和报警电路。其中参考信号产生电路，生成参考信号到容性负载的第一端。测试信号产生电路，耦接于容性负载的第二端，根据参考信号生成测试信号。幅值检测电路，耦接于测试信号产生电路以接收测试信号，并输出表征测试信号幅值的幅值信号。逻辑判断电路，接收幅值信号并将其与第一阈值电压和第二阈值电压比较生成第一控制信号以控制第一继电器，第二继电器和第三继电器以及第二控制信号以控制报警电路。

本实用新型提出的负载故障检测保护电路在负载连接供电电源前对容性负载设备进行检测，如果有短路、漏电或者断路等情况发生，进行保护和报警操作，十分具有意义。

附图说明

为了更好的理解本实用新型，将根据以下附图对本实用新型的实施例进行描述。这些附图仅用于示例。附图通常仅示出实施例中系统或电路的部分特征，并且附图不一定是按比例绘制的。

图1给出了根据本实用新型一实施例的负载故障检测保护电路 100的模块示意图。

图2给出了根据本实用新型一实施例的参考信号产生电路11的电路图。

图3给出了根据本实用新型一实施例的幅值检测电路13的电路图。

图4给出了根据本实用新型一实施例的逻辑判断电路14的电路图。

图5给出了根据本实用新型一实施例的报警电路15的电路图。

图6给出了根据本实用新型一实施例的继电器控制电路16的电路图。

不同示意图中的相同的附图标记表示相同或者相似的部分或特征。

具体实施方式

下面将详细描述本实用新型的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本实用新型。在以下描述中，为了提供对本实用新型的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是，不必采用这些特定细节来实行本实用新型。在其它实施例中，为了避免混淆本实用新型，未具体描述公知的电路、材料。

在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或者“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本实用新型至少一个实施例中。因此，在整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”、“示例”不一定都指同一个实施例或者示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特征组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，当称元件“连接到”或“耦接到”另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或者“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

图1给出了根据本实用新型一实施例的负载故障检测保护电路 100的模块示意图。负载故障检测保护电路100包括参考信号产生电路11，测试信号产生电路12，幅值检测电路13，逻辑判断电路14，报警电路15，第一继电器K1，第二继电器K2，第三继电器K3，供电电源AC/DC和负载LD。在图示实施例中，供电电源AC/DC和负载LD均具有第一端和第二端。第一继电器K1具有耦接于直流电源 VCC的电源端，控制端，开端和闭端，其中闭端耦接于供电电源 AC/DC的第一端。在一实施例中，第一继电器K1的电源端和控制端之间并联一二极管以保护第一继电器K1。第三继电器K3具有耦接于直流电源VCC的电源端，控制端，闭端和开端，其中闭端耦接于供电电源AC/DC的第二端。在一实施例中，第三继电器K3的电源端和控制端之间并联一二极管以保护第三继电器K3。第二继电器K2 是双通道继电器，其具有耦接于直流电源VCC的电源端，控制端，第一开关S1和第二开关S2，其中第一开关S1和第二开关S2均具有常开端，常闭端和公共端。第一开关S1的常闭端耦接于参考信号产生电路11以接收参考信号SIN，第一开关S1的公共端耦接于负载 LD的第一端，第一开关S1的常开端耦接于第一继电器K1的开端。第二开关S2的公共端耦接于负载LD的第二端，第二开关S2的常闭端耦接于测试信号产生电路12，第二开关S2的常开端耦接于第三继电器K3的开端。在一实施例中，第二继电器K2的电源端和控制端之间并联一二极管以保护第二继电器K2。测试信号产生电路12耦接于第二继电器第二开关S2的常闭端并根据参考信号SIN生成测试信号SIN1以输入到幅值检测电路13。幅值检测电路13检测测试信号 SIN1的幅值，并输出表征测试信号SIN1幅值的幅值信号VP。逻辑判断电路14将幅值信号VP与第一阈值电压V1和第二阈值电压V2 进行比较，并基于比较结果生成第一控制信号A以控制第一继电器 K1，第二继电器K2和第三继电器K3，以及第二控制信号B以控制报警电路15。在一实施例中，负载故障检测保护电路100还包括继电器控制电路16，继电器控制电路16接收第一控制信号A并基于第一控制信号A生成第一继电器信号CR1到第一继电器K1和第三继电器K3的控制端以控制第一继电器K1和第三继电器K3，生成第二继电器信号CR2到第二继电器K2的控制端以控制第二继电器K2。

继续图1的说明，测试信号产生电路12根据参考信号SIN生成测试信号SIN1以输入到幅值检测电路13。在图示实施例中，测试信号产生电路12包括第九电阻R9，第九电阻R9具有第一端和第二端，其中第一端耦接于第二继电器第二开关S2的常闭端，第二端耦接于参考地GND。参考信号SIN在负载LD和第九电阻R9上分压并在第九电阻R9上形成测试信号SIN1。当负载LD处于正常状态时，第九电阻R9上生成的测试信号SIN1的幅值略小于参考信号SIN的幅值。当负载LD处于短路或者漏电状态时，第九电阻R9上生成的测试信号SIN1的幅值等于参考信号SIN的幅值。当负载LD处于开路状态时，第九电阻R9上生成的测试信号SIN1的幅值为零。

图2给出了根据本实用新型一实施例的参考信号产生电路11的电路图。在图示实施例中，参考信号产生电路11包括方波产生电路 21，滤波电路22，积分放大电路23和共射极放大电路24。方波产生电路21生成频率和幅值均可调的方波信号CLK，滤波电路22接收方波信号CLK并对其进行滤波生成三角波信号SLP，积分放大电路23对三角波信号SLP进行积分并放大生成积分信号AP，共射极放大电路24接收积分信号AP并对其进一步放大以生成参考信号SIN。

在图示实施例中，方波产生电路21包括第五电阻R5，第八电阻 R8，第七电容C7，第六电容C6，第十三电阻R13和方波芯片X。第五电阻R5和第七电容C7均具有第一端和第二端，第八电阻R8具有第一固定端，第二固定端和可调端，方波芯片X具有八个引脚。第五电阻R5，第八电阻R8和第七电容C7串联耦接于直流电源VCC 和参考地GND之间，其中第五电阻R5的第一端耦接于直流电源 VCC，第七电容C7的第二端耦接于参考地GND。第八电阻R8的第一固定端耦接于第五电阻R5的第二端以及方波芯片X的第七引脚，第八电阻R8的第二固定端和可调端耦接于方波芯片X的第六引脚和第二引脚。第六电容C6具有第一端和第二端，其中第一端耦接于参考地GND，第二端耦接于方波芯片X的第五引脚。第十三电阻R13 具有第一固定端，第二固定端和可调端，其中第一固定端耦接于方波芯片X的第三引脚，第二固定端耦接于参考地GND，调节第十三电阻R13的可调端可调节方波信号CLK的幅值。方波芯片X的第一引脚耦接于参考地GND，第四引脚和第八引脚耦接于直流电源VCC。在一实施例中，方波芯片X的型号为NE555。

继续图2的说明，滤波电路22包括第一阶滤波电路RF1和第二阶滤波电路RF2。第一阶滤波电路RF1包括第五电容C5，第九电容 C9和第十二电阻R12。第五电容C5具有第一端和第二端，其中第一端接收方波信号CLK。第九电容C9具有第一端和第二端，其中第一端耦接于第五电容C5的第二端，第二端耦接于参考地GND。第十二电阻R12具有第一端和第二端，其中第一端耦接于第九电容C9的第一端，第二端输出一阶滤波信号SLP1。第二阶滤波电路RF2包括第十一电阻R11和第八电容C8。第十一电阻R11和第八电容C8均具有第一端和第二端，第十一电阻R11的第一端和第八电容C8的第一端耦接在一起并接收一阶滤波信号SLP1，第八电容C8的第二端耦接于参考地GND，第十一电阻R11的第二端输出三角波信号SLP。

在图2所示实施例中，积分放大电路23包括第二三极管Q2，第十电阻R10，第四电容C4和第六电阻R6。第二三极管Q2具有基极，集电极和发射极，其中，基极接收三角波信号SLP，发射极耦接于参考地GND，集电极输出积分信号AP。第四电容C4和第十电阻R10 并联在第二三极管Q2的基极和集电极之间。第六电阻R6耦接于直流电源VCC和第二三极管Q2的基极之间。

在图示实施例中，共射极放大电路24包括第三电阻R3，第七电阻R7，第三电容C3和第一三极管Q1。第一三极管Q1具有基极，集电极和发射极，其中集电极耦接于直流电源VCC，基极接收积分放大电路23的积分信号AP，发射极通过第七电阻R7耦接于参考地 GND。第三电阻R3耦接于第一三极管Q1的基极和直流电源VCC之间。第三电容C3具有第一端和第二端，其中第一端耦接于第一三极管Q1的发射极，第二端输出参考信号SIN。在一实施例中，第一三极管Q1和第二三极管Q2是NPN型三极管，在另一施例中，第一三极管Q1和第二三极管Q2的型号为S9014。

图3给出了根据本实用新型一实施例的幅值检测电路13的电路图。幅值检测电路13检测测试信号SIN1的幅值并输出表征测试信号 SIN1幅值的幅值信号VP。幅值检测电路13包括第一放大器U3A和第二放大器U3B，第七二极管D7，第十电容C10和第二十三电阻 R23。第一放大器U3A具有第一输入端，第二输入端和输出端，其中第一输入端接收测试信号SIN1，第二输入端耦接于其输出端以及第七二极管D7的阳极。第二放大器U3B具有第一输入端，第二输入端和输出端，其中第一输入端耦接于第七二极管D7的阴极，第二输入端耦接于其输出端并在输出端输出幅值信号VP以表征测试信号 SIN1的幅值。第十电容C10，第二十三电阻R23并联耦接于第二放大器U3B第一输入端和参考地GND之间。在一实施例中，第一放大器U3A和第二放大器U3B可以是双运放集成芯片。在另一实施例中，第一放大器U3A和第二放大器U3B包括芯片NE5532。在又一实施例中，第七二极管D7的型号为IN4007。

图4给出了根据本实用新型一实施例的逻辑判断电路14的电路图。逻辑判断电路14包括指示电路41和判断电路42。在图示实施例中，指示电路41包括窗口比较电路，窗口比较电路的上限电压是第一阈值电压V1，窗口比较电路的下限电压是第二阈值电压V2，当幅值信号VP小于第一阈值电压V1，大于第二阈值电压V2时，指示信号IND处于逻辑低。当幅值信号VP大于第一阈值电压V1，或者小于第二阈值电压V2时，指示信号IND为逻辑高。在图示实施例中，第一阈值电压V1，第二阈值电压V2由第一电阻R1，第二电阻R2 和第四电阻R4分压生成，所述第一电阻R1，第二电阻R2和第四电阻R4串联在直流电源VCC和参考地GND之间。在图示实施例中，窗口比较电路包括第一比较器U1A和第二比较器U1B，第一比较器 U1A具有第一输入端，第二输入端和输出端，其中第一输入端接收幅值信号VP，第二输入端接收第一阈值电压V1，输出端耦接于第一二极管D1的阳极并在第一二极管D1的阴极输出指示信号IND。第二比较器U1B具有第一输入端，第二输入端和输出端，其中第一输入端接收第二阈值电压V2，第二输入端接收幅值信号VP，输出端耦接于第二二极管D2的阳极并在第二二极管D2的阴极输出指示信号 IND。在一实施例中，第一比较器U1A和第二比较器U1B是一个双运放集成芯片。在另一实施例中，第一比较器U1A和第二比较器U1B 包括芯片NE5532。

继续图4的说明，判断电路42包括第三比较器U2A和第四比较器U2B。第三比较器U2A具有第一输入端，第二输入端和和输出端，其中第一输入端接收第三阈值电压V3，第二输入端接收指示信号 IND，输出端输出第一控制信号A，其中，第三阈值电压V3由串联在直流电源VCC和参考地GND之间的第十七电阻R17和第二十二电阻R22分压生成。在一实施例中，第三阈值电压V3等于VCC/2。第四比较器U2B具有第一输入端，第二输入端和输出端，其中第一输入端接收指示信号IND，第二输入端接收第三阈值电压V3，输出端基于比较结果生成第二控制信号B。在一实施例中，第三比较器 U2A和第四比较器U2B可以是一双运放集成芯片，在另一实施例中，第三比较器U2A和第四比较器U2B包括芯片NE5532。

图5给出了根据本实用新型一实施例的报警电路15的电路图。报警电路15包括第十八电阻R18，第十九电阻R19，第三三极管Q3，第十四电阻R14，第四晶闸管Q4，第十五电阻R15，第一蜂鸣器LS1 和第四二极管D4。在图示实施例中，第十八电阻R18和第十九电阻 R19串联连接，第十八电阻R18的一端接收第二控制信号B，第十九电阻R19的一端耦接于参考地GND。第三三极管Q3具有基极，集电极和发射极，第十四电阻R14具有第一端和第二端。第三三极管 Q3，第十四电阻R14，第四晶闸管Q4和第十五电阻R15串联耦接于直流电源VCC和参考地GND之间，其中，第三三极管Q3的集电极耦接于直流电源VCC，第三三极管Q3的基极耦接于第十八电阻R18 和第十九电阻R19的公共端，第三三极管Q3的发射极耦接于第十四电阻R14的一端。第十五电阻R15具有第一端和第二端，其中第一端耦接于参考地GND。第四晶闸管Q4具有阳极，阴极和控制极，其中第四晶闸管Q4的控制极耦接于第十四电阻R14的另一端，其阴极耦接于第十五电阻R15的第二端。第一蜂鸣器LS1和第四二极管D4 并联耦接于直流电源VCC和第四晶闸管Q4阳极之间，其中二极管 D4的阳极耦接于直流电源VCC。在一实施例中，第三三极管Q3的型号为S9014。

图6给出了根据本实用新型一实施例的继电器控制电路16的电路图。继电器控制电路16包括第一控制电路16A和第二控制电路 16B。在图示实施例中，第一控制电路16A接收第一控制信号A并生成第一继电器信号CR1到第一继电器K1和第三继电器K3的控制端以控制第一继电器K1和第三继电器K3。第二控制电路16B接收第一控制信号A并生成第二继电器信号CR2到第二继电器K2的控制端以控制第二继电器K2。第一控制电路16A包括第二十五电阻R25，第二十六电阻R26，第八三极管Q8，第二十四电阻R24，第七晶闸管Q7。其中第二十五电阻R25和第二十六电阻R26串联耦接，第二十六电阻R26的一端接收第一控制信号A，第二十五电阻R25的一端耦接于参考地GND，第八三极管Q8，第二十四电阻R24，第七晶闸管Q7串联耦接于直流电源VCC和参考地GND之间。第八三极管 Q8具有基极，集电极和发射极，其中基极耦接于第二十五电阻R25 和第二十六电阻R26的公共端，集电极耦接于直流电源VCC，发射极耦接于第二十四电阻R24的一端。第七晶闸管Q7具有阳极，阴极和控制极，其中控制极耦接于第二十四电阻R24的另一端，阴极耦接于参考地GND，阳极输出第一继电器信号CR1。在一实施例中，第八三极管Q8的型号为S9014。

第二控制电路16B包括第二十电阻R20，第二十一电阻R21，第五三极管Q5，第十六电阻R16，第六晶闸管Q6。其中第二十电阻 R20和第二十一电阻R21串联耦接，第二十电阻R20的一端接收第一控制信号A，第二十一电阻R21的一端耦接于参考地GND。第五三极管Q5，第十六电阻R16，第六晶闸管Q6串联耦接于直流电源 VCC和参考地GND之间。第五三极管Q5具有基极，集电极和发射极，其中基极耦接于第二十电阻R20和第二十一电阻R21的公共端，集电极耦接于直流电源VCC，发射极耦接于第十六电阻R16的一端。第六晶闸管Q6具有阳极和阴极和控制极，其中控制极耦接于第十六电阻R16的另一端，阴极耦接于参考地GND，阳极输出第二继电器信号CR2。在一实施例中，第五三极管Q5的型号为S9014。

当负载LD正常时，测试信号产生电路12根据参考信号SIN生成的测试信号SIN1的幅值略小于参考信号SIN的幅值，幅值检测电路13输出的幅值信号VP小于第一阈值电压V1并大于第二阈值电压 V2，表征负载LD状态的指示信号IND为逻辑低，相应的第一控制信号A为逻辑高，第二控制信号B为逻辑低。因为第一控制信号A 为逻辑高，第一控制电路16A中第八三极管Q8和第七晶闸管Q7导通，第一控制电路16A输出的第一继电器信号CR1控制第一继电器 K1，第三继电器K3动作。同理，第二控制电路16B中第五三极管 Q5和第六晶闸管Q6导通，第二控制电路16B输出的第二继电器信号CR2控制第二继电器K2动作，供电电源AC/DC和负载LD连接导通。同时因为第二控制信号B为逻辑低，报警电路15中的第一蜂鸣器LS1和第四二极管D4不导通，报警电路15不报警。

当负载LD处于短路、漏电情况时，测试信号产生电路12根据参考信号SIN生成的测试信号SIN1的幅值和参考信号SIN的幅值相同，幅值检测电路13输出的幅值信号VP高于第一阈值电压V1，表征负载LD状态的指示信号IND为逻辑高，第一控制信号A为逻辑低，第二控制信号B为逻辑高。处于逻辑低的第一控制信号A控制第一继电器K1，第二继电器K2和第三继电器K3均不动作，负载LD和供电电源AC/DC处于断开状态。处于逻辑高的第二控制信号B 控制报警电路15中的第三三极管Q3和第四晶闸管Q4导通，第一蜂鸣器LS1和第四二极管D4导通，报警电路15发出报警，提示此时负载LD有故障。

当负载LD处于断路情况时，测试信号产生电路12根据参考信号SIN生成的测试信号SIN1的幅值为零，幅值检测电路13输出的幅值信号VP小于第二阈值电压V2，表征负载状态的指示信号IND 为逻辑高，第一控制信号A为逻辑低，第二控制信号B为逻辑高。同理，报警电路15发出报警，提示此时负载LD有故障。

在以上的一些实施例中，“有效状态”是对应于高电压的逻辑“高”状态，“无效状态”是对应于低电压的逻辑“低”状态，但是，在其它一些实施例中，“有效状态”可以是低电压，“无效状态”是高电压。

上述的一些特定实施例仅仅以示例性的方式对本实用新型进行说明。这些实施例不是完全详尽的，并不用于限定本实用新型的范围。对于公开的实施例进行变化和修改都是可能的，其它可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本实用新型所公开的实施例的其它变化和修改并不超出本实用新型的精神和权利要求限定的保护范围。