用于控制迟滞电流模式升压转换器的时序的方法、装置和电路与流程
本申请总体涉及迟滞电流模式升压控制器，并且更具体地涉及控制迟滞电流模式升压转换器的时序的方法、装置和电路。
背景技术：
一些常规高效升压转换器使用迟滞电流控制模式。
技术实现要素：
为了控制电流模式升压转换器的时序，控制时序的示例设备包括：第一输入端子，其接收电流模式升压转换器的输入电压；第二输入端子，其接收电流模式升压转换器的输出电压；生成器，其根据输入电压和输出电压生成第一时序信号；第三输入端子，其接收来自电流模式升压转换器的第二时序信号；选择器，其基于第一导通关断时间信号的第一关断时间持续时间和第二导通关断时间信号的第二关断时间持续时间的比较，在第一导通关断时间信号和第二导通关断时间信号之间进行选择，以生成第三导通关断时间信号；以及输出端子，其基于第三导通关断时间信号控制电流模式升压转换器的关断时间。
附图说明
图1是包括迟滞电流模式升压转换器的示例常规系统。
图2是图1的系统的示例波形的曲线图。
图3是包括迟滞电流模式升压转换器和外部二极管的示例常规系统。
图4是图3的示例系统的示例波形的示例曲线图。
图5示出根据本说明书的方面的示例转换器。
图6是可以用于实施图5的转换器的示例电路。
图7是可以用于实施图6的时序生成器的示例电路。
图8是可以用于实施图6的时序生成器的另一示例电路。
图9是可以用于实施图6的选择器的示例电路。
图10是描绘用于本文所描述的示例转换器的示例波形的示例曲线图，该示例转换器配置有外部肖特基二极管。
图11是表示用于实施本文所描述的示例转换器的示例逻辑、硬件逻辑、硬件实施的状态机等和/或其任何组合的示例流程图。
图12示出示例处理器平台，该示例处理器平台被构造为执行示例机器可读指令和/或图11的硬件逻辑以实施本文所描述的示例转换器。
具体实施方式
有用的是，在附图和本说明书中使用相同的附图标记指代相同或相似的部分。附图未按比例绘制。各个附图中所示的连接线和/或连接器表示各个元件之间的示例功能关系和/或物理或逻辑耦合。在电路和/或电路互连的上下文中，这样的耦合与对应的电导体和/或光导体、电线、迹线、端子、输入、输出、印刷电路板(pcb)焊盘等相关联。例如，附图中所示的电路中的两个部件之间的线包括第一部件的第一输入和/或输出、第二部件的第二输入和/或输出以及一个或多个互连导电构件。
图1示出示例系统100，其包括示例迟滞电流模式升压转换器102。图1的电流模式升压转换器102具有用于接收输入电流106的输入端子104和用于基于输入电流106递送输出电流110的输出端子108。电流模式升压转换器102实施迟滞电流模式以感测电感器电流106。通常，电流模式升压转换器102使用输出电流110调节电感器电流106，从而维持稳定的电感器电流纹波(ripple)以及稳定的输出电压vout112。
图2的示例曲线图200描绘与输入电流106相关联的示例输入电压vin114的示例波形202、输出电压vout112的示例波形204以及示例电感器电流106的示例波形206。如图2中所示，波形202、波形204和波形206是稳定的(例如，具有大体上一致的幅度、频率、占空比、平均值等的波形)。
转到图3，示出包括图1的迟滞电流模式升压转换器102的另一示例系统300。在某些电流模式升压转换器系统中，诸如图3中所示，与电流模式升压转换器102的整流器场效应晶体管(fet)304并联地添加可选的外部肖特基二极管d1302，以增加例如用于高输出电流应用的输出电流能力。
然而，如图4的示例曲线图400中所示，肖特基二极管d1302的添加可能导致电流模式升压转换器102的不稳定。图4的示例曲线图400描绘输入电压vin114的示例波形402、输出电压vout112的示例波形404以及电感器电流106的示例波形406。如图4中所示，与图1的更稳定的配置相比，波形402、波形404和波形406以不稳定和不期望的方式振荡。例如，输入电压vin114具有可变频率，输出电压vout112的平均值发生变化等。
如通过图1至图4所示，当使用外部肖特基二极管302提升转换器102的输出电流能力时，这些类型的迟滞电流模式转换器102可能无法按预期工作。当包括外部肖特基二极管302时，一些或全部电感器电流106流过外部肖特基二极管302，而不是流过电流模式升压转换器102。因此，电流模式升压转换器102不能准确地感测电感器电流106，这可能导致电流模式升压转换器102变得不稳定或以不期望的方式操作。
本说明书提供了一种或多种解决方案，以至少解决上述问题。例如，本说明书介绍了在具有或不具有外部肖特基二极管的情况下稳定操作的一个或多个迟滞电流模式转换器。在外部肖特基二极管应用中，所描述的示例迟滞电流模式转换器控制转换器的时序(例如，关断时间、导通时间等)。关断时间是低侧驱动器(lsd)fet(例如，如图6所示的示例lsdfet612)关断并且高侧驱动器(hsd)fet(例如，如图6所示的示例hsdfet613)导通的时间段。相比之下，导通时间是lsdfet导通并且hsdfet关断的时间段。所描述的迟滞电流模式转换器将关断时间控制为基本恒定(例如，在彼此的预期可变范围内，等等)。
尽管在本文中结合控制电流模式升压转换器的时序以确保电流模式升压转换器的稳定性参考了生成关断时间信号toff、toff_hc和toff_fix，但这种关断时间信号控制关断时间和导通时间两者。当时序未指示关断时间时，则指示导通时间。因此，本文所描述的示例控制电流模式升压转换器的导通时间和关断时间两者，并且可以更一般地表示为时序信号。
图5示出根据本说明书的方面的示例转换器500。为了在第一(例如，输入)端子504处提升或增加第一(例如，输入)电流502以在第二(例如，输出)端子508处生成第二(例如，输出)电流506，转换器500包括示例电流模式升压转换器510。使用如图6中所示的示例电流模式升压转换器电路602可以实施电流模式升压转换器510。
为了生成关断时间toff512，转换器500包括根据本说明书的方面的示例时序控制器514。针对第四(例如，输入)端子520处的给定关断时间toff_hc518、第五(例如，输入)端子524上的给定输入电压vin522、以及第六(例如，输入)端子528上的输出电压vout526，时序控制器514在第三(例如，输出)端子516处生成恒定的(例如，大致恒定、基本上恒定、足够恒定等)关断时间toff512。
尽管在图5中示出实施转换器500的示例方式，但图5中所示出的元件、过程和/或设备中的一个或多个可以以任何其他方式组合、划分、重新布置、省略、消除和/或实施。此外，附加于或代替图5中所示出的那些，转换器500可以包括一个或多个元件、过程和/或设备，和/或转换器500可以包括一个以上的所示出的元件、过程和设备中的任何一个或全部。如本文所使用的，短语“通信”(包括其变体)涵盖直接通信和/或通过一个或多个中间部件的间接通信，并且不需要直接的物理(例如，有线)通信和/或恒定的通信，而是附加地包括以周期性间隔、计划间隔、非周期性间隔和/或一次性事件的选择性通信。
图6是可以用于实施图5的转换器500的示例转换器600。为了实施电流模式升压转换器510，转换器600包括示例电流模式升压转换器602。电流模式升压转换器602包括示例高侧传感器604和示例低侧传感器606，以感测流经外部二极管(未示出)(如果存在)的电感器电流。放大器ea608调节外部二极管(如果有)的电感器电流，以维持在电流模式升压转换器602的第七(例如，输入)端子612处流经电感器l1614的电感器电流610的纹波的稳定性，以及在电流模式升压转换器602的第八(例如，输出)端子618处的输出电压vout616的稳定性。通常，lsd晶体管620和hsd晶体管621都被感测以复制流经外部二极管(如果有)的电感器电流。可以使用进行以下修改的电流模式升压转换器实施电流模式升压转换器602，该电流模式升压转换器被修改为将其基于迟滞电流的关断时间toff_hc622提供到时序控制器626的第九(例如，输入)端子624，并且在电流模式升压转换器602的第十(例如，输入)端子629处接收来自导通/关断时间控制器626的其关断时间toff628。在导通时间期间，流经电感器ll614的电流610将斜坡上升；在关断时间期间，电感器电流610将斜坡下降。电感器电流610对输出电压vout616充电，以在电容器c1632两端维持稳定的输出电压vout616。为了获得稳定的输出电压vout616，需要恒定/稳定的关断时间。
为了实施图5的时序控制器514，转换器600包括时序控制器626。为了针对第十一(例如，输入)端子632处的给定输入电压vin630和第十二(例如，输入)端子634处的给定输出电压vout616而在第十端子629处生成恒定的关断时间toff628，时序控制器626包括示例时序生成器636。示例选择器638是关断时间选择器。如以下结合图9所讨论的，选择器638可以由电路900实施，该电路900将由时序生成器636生成的关断时间toff_fix640和由电流模式升压转换器602的迟滞电流比较器642生成的关断时间toff_hc622中的较大者选择为关断时间toff628。pwm控制器644和栅极驱动器646和648基于关断时间toff628分别控制lsd驱动器620的栅极和hsd驱动器621的栅极。对于具有外部肖特基二极管的应用，由电流模式升压转换器电路602生成的toff_hc624短，并且选择器638选择由时序生成器636生成的关断时间toff_fix640。因此，无论是否存在外部肖特基二极管，转换器600均以合理且恒定的关断时间在峰值电流控制中无缝地操作。如将在下面结合图7至图9描述的，选择器638提供栅极控制(gc)信号650以控制关断时间生成器636中的充电。
尽管图6中示出实施图5的转换器500的示例方式，但图6的电路、元件、过程和/或设备中的一个或多个(和/或更一般地，转换器600)可以任何其他方式组合、划分、重新布置、省略、消除和/或实施。此外，附加于或代替图6中所示的那些，转换器600可以包括一个或多个电路、元件、过程和/或设备，和/或转换器600可以包括一个以上的所示出的元件、过程和设备中的任何一个或全部。
图7是可以用于实施时序生成器636的示例电路700。在图7中，流经电阻器r704的电流702取决于第十二端子634处的输出电压vout616，并且晶体管mn1706由gc信号650控制。当在第十四(例如，输入)端子708处的gc信号650导通晶体管mn1706时(例如，gc信号650为逻辑零)，电容器c710由流经电阻器r704的电流712生成的电压712充电以在电容器c710两端生成电压714。比较器716将电容器c710两端的电压714与第十一端子632处的输入电压vin630进行比较，以在第十三(例如输出)端子718处生成关断时间toff_fix640。当电压714超过输入电压vin630时，关断时间toff_fix640被设置为高(例如，为逻辑1)。可变电流源720和722允许电容器c710两端的电压714的充电速率被控制为例如设计参数。在电路700中，toff_fix＝(r*c*vin)/vout，并且时序控制器626的开关频率基本恒定。
在图7中，第一端子632耦合到电流模式升压转换器506的输入电压vin630；第二端子634耦合到电流模式升压转换器506的输出电压vout616；电阻器r704具有第三端子751和第四端子752，第三端子751耦合到第二端子634；电容c710具有第五端子753与第六端子754，第五端子753耦合到第二端子634，第六端子754耦合到地；第七端子708耦合到控制信号650；晶体管mn1706具有第八端子755和第九端子756，第八端子755和第九端子756分别耦合到第五端子753和第六端子754，并且栅极757耦合第七端子708；并且比较器716具有第十端子758、第十一端子759和第十二端子760，第十端子758耦合到第五端子753，第十一端子759耦合到第一端子632，并且第十二端子760耦合到端子718。
图8是可以用于实施时序生成器636的另一示例电路800。与电路700相比，在电路800中，流经电阻器r704的电流702由输入电压vin630控制。具体地，在电路800中，当通过第十一端子632处的输入电压vin630使mosfetmp1晶体管802(例如，p沟道mosfet)导通并且在第十四端子708处的gc信号650闭合mn1晶体管706的栅极(例如，gc信号650为逻辑零)时，电容器c710由流经电阻器r704的电流702所生成的电压712充电，以在电容器c710两端生成电压714。比较器804将电容器c710两端的电压714与参考电压vref806进行比较。当电压714超过参考电压vref806时，将toff_fix640设置为高。在第十五(例如，输出)端子808处的最终关断时间toff_fix640基本上恒定为(r*c*vref)/(vout-vin)。参考电压vref806是恒定的参考电压，并且可以从输入电压vin630和/或输出电压vout616生成。在一些示例中，vref806是类似于r704和/或c710的值的设计参数。可变电流源810、812、813和814允许电容器c710两端的电压714的充电速率被控制为例如设计参数。
在图8中，第一端子632耦合到电流模式升压转换器506的输入电压vin630；第二端子634耦合到电流模式升压转换器506的输出电压vout616；电阻器r704具有第三端子851和第四端子852，第三端子851耦合到第二端子634；晶体管mp1802具有栅极853以及第五端子854和第六端子855，栅极853耦合到第一端子632，第五端子854耦合到第四端子852，第六端子855耦合到地；电容c710具有第七端子856与第八端子857，第七端子856耦合到第二端子634，第八端子857耦合到地；第九端子708耦合到控制信号650；晶体管mn1706具有第十端子858和第十一端子859，第十端子858和第十一端子859分别耦合到第七端子856和第八端子857，并且栅极860耦合第九端子708；并且比较器804具有第十二端子861、第十三端子862和第十四端子863，第十二端子861耦合到第二端子634，第十三端子862耦合到参考电压806，并且第十四端子863耦合到端子808。
在图7和图8的示例中，流经电感器ll614的电流610中存在纹波iripple1002(图10)，iripple＝(vout-vin)*toff/l。如果toff被设置为(r*c*vref)/(vout-vin)，则iripple＝(r*c*vref)/l。纹波iripple1002是电感器电流610的峰峰值。对于给定输入电压vin630和输出电压vout616，纹波电流iripple1002基本恒定。在这样的条件下，常规迟滞模式与根据本说明书的各方面的关断时间控制模式之间的转变是平滑的。参考电压vref是电压806，并且l是电感器ll614的值。
尽管图7和图8中示出根据本说明书的各方面的实施图6的示例时序控制器626的示例方式，但图7和/或图8所示出的(一个或多个)模拟电路、(一个或多个)数字电路、(一个或多个)逻辑电路、元件、过程和/或设备中的一个或多个可以以任何其他方式组合、划分、重新布置、省略、消除和/或实施。此外，附加于或代替图7和/或图8中所示的那些，图7的示例电路700和/或图8的示例电路800可以包括一个或多个模拟电路、一个或多个数字电路、一个或多个逻辑电路、元件、过程和/或设备，和/或图7的示例电路700和/或图8的示例电路800可以包括一个以上的所示出的(一个或多个)模拟电路、(一个或多个)数字电路、(一个或多个)逻辑电路、元件、过程和设备中的任何一个或全部。
图9是可以用于实施图6的选择器638的示例电路900。电路900在由关断时间生成器636生成的关断时间toff_fix640与由迟滞电流比较器642确定的关断时间toff_hc622之间选择较长的关断时间。为了在关断时间toff_fix640和关断时间toff_hc622之间进行选择，电路900包括异或(xor)逻辑门902，该异或逻辑门902基于它们相应的关断时间的(一个或多个)持续时间在关断时间toff_fix640和关断时间toff_hc622之间进行选择。在电路900中，关断时间toff_hc622通过反相器904传递以生成信号dff1906。关断时间toff_fix640由反相器908反相，并且在图9的示例中，通过多路复用器910和两个附加的反相器912和914传递。通过将xor902的两个输入控制为相同，控制信号916和多路复用器910允许输出关断时间toff628始终为关断时间toff_hc622或关断时间toff_fix640。通过使用反相器918将反相的关断时间toff_fix640反相，生成gc信号650。
当存在外部肖特基二极管时，由迟滞电流比较器642生成的关断时间toff_hc614短，因此xor902的输出关断时间toff628是时序生成器636的关断时间toff_fix640。因此，关断时间toff628被延长，从而在存在外部二极管的情况下稳定了转换器500。当不存在外部肖特基二极管时，由迟滞电流比较器642生成的关断时间toff_hc622较长，并且选择器638选择关断时间toff_hc622。因此，时序控制器626可以在是否存在外部二极管之间进行适配，而不必配置有这种信息。
在图9中，第一反相器908具有第一端子951和第二端子952，第一端子951耦合到第三端子718，第二端子952耦合到第四端子516；第二反相器904具有第五端子953和第六端子954，第五端子953耦合到电流模式升压转换器506的关断时间信号toff_hc622，并且异或逻辑元件902具有第七端子955、第八端子956和第九端子957，第七端子955耦合到第六端子954，第八端子956耦合到第二端子952，第九端子957耦合到第四端子516。
在操作中，当关断时间toff_hc622为低(例如，逻辑零)时，选择器638、900和时序生成器636、700、800将信号dff1910设置为高(例如，设置为逻辑1)，并且将关断时间toff628设置为低(例如，逻辑零)。当gc信号650被设置为高时，晶体管mn1704导通。在晶体管mn1706导通时，电容器c710充电，并且计时器启动。计时器的持续时间由电阻器r704和电容器c710的值控制。dff1910保持为高，直到电容器c710两端的电压714高于输入电压vin630或参考电压vref806，并且关断时间toff_fix640设置为高。当电容器c710两端的电压714高于输入电压vin630或参考电压vref806时，dff1910设置为低。当dff1904设置为低时，关断时间toff628设置为低持续至少最小的关断时间，并且gc信号650复位，从而关断晶体管mn1706。当toff_hc信号622再次被设置为低时，信号dff1904上升。如果关断时间toff_fix640仍然为低，则关断时间toff628保持为低。因此，选择关断时间toff_hc622和关断时间toff_fix640中的较长者。
尽管电路900可以用于实施选择器625，但是图9中所示的(一个或多个)模拟电路、(一个或多个)数字电路、(一个或多个)逻辑电路、元件、过程和/或设备中的一个或多个可以以任何其他方式组合、划分、重新布置、省略、消除和/或实施。更进一步，附加于或代替图9中所示出的那些，示例900可以包括一个或多个模拟电路、一个或多个数字电路、一个或多个逻辑电路、元件、过程和/或设备，和/或示例900可以包括一个以上的所示出的(一个或多个)模拟电路、(一个或多个)数字电路、(一个或多个)逻辑电路、元件、过程和设备中的任何一个或全部。
图10是示例曲线图1000，其描绘了转换器600的示例波形，其中电路800配置有外部肖特基二极管。示例曲线图1000包括输入电压vin630(图6)的示例波形1006、输出电压vout616的示例波形1008以及电感器电流610的示例波形1004。如图10中所示，波形1004、波形1006和波形1008是稳定的(例如，具有大体上一致的幅度、频率、占空比、平均值等的波形)。示例iripple1002是流经电感器ll614的电流610的纹波，其是示例波形1004的峰峰值。
图11是表示用于实施图5至图9的示例的全部或部分的示例逻辑、硬件逻辑、硬件实施的状态机等和/或其任何组合的示例流程图1100。可以可替代地使用实施图5至图9的示例的许多其他方法。例如，可以改变框的执行顺序，和/或可以改变、消除或组合所描述的一些框。附加地和/或可替代地，任何或所有框可以由被构造为无需执行软件或固件即可执行对应的操作的一个或多个硬件电路(例如，分立和/或集成模拟和/或数字电路系统、fpga、asic、比较器、运算放大器(op-amp)、逻辑电路等)实施。
在本说明书中，术语“和/或”(诸如a、b和/或c)是指a、b、c的任何组合或子集，诸如：(a)仅a；(b)仅b；(c)仅c；(d)a与b；(e)a与c；(f)b与c；(g)a与b与c。
图11的示例流程图1100开始于框1102。基于输入电压和输出电压确定第一关断时间(框1102)。例如，示例关断时间生成器636使用例如示例电路700、示例电路800等，基于输出电压vout616和输入电压vin630来确定第一关断时间toff_fix640。测量流经高侧晶体管(例如，hsd驱动器621)的高侧电流(框1104)，并且测量流经低侧晶体管(例如，lsd驱动器620)的低侧电流(框1106)。例如，示例高侧传感器652测量高侧电流，并且示例低侧传感器654测量低侧电流。
将低侧电流与高侧电流进行比较，以生成第二关断时间(框1108)。例如，迟滞电流比较器642将低侧电流与高侧电流进行比较，以生成第二关断时间toff_hc622。第一关断时间toff_fix640和第二关断时间toff_hc622用于生成第三关断时间(框1110)。例如，选择器638将第一关断时间toff_fix640的第一时间持续时间和第二关断时间toff_hc622的第二时间持续时间进行比较，以生成第三关断时间toff628。第三关断时间toff628用于控制高侧驱动器621和低侧驱动器620(框1112)。例如，pwm控制器644和栅极驱动器648和646基于第三关断时间toff628分别控制低侧驱动器620和高侧驱动器621。
图12是被构造为执行图11的指令以实施图5至图9的任何示例的示例处理器平台1200的框图。处理器平台1200可以是例如服务器、个人计算机、工作站、自学习机器(例如，神经网络)、移动设备(例如，手机、智能电话、诸如ipadtm的平板电脑等)、个人数字助理(pda)、互联网设备、dvd播放器、cd播放器、数字录像机、蓝光播放器、游戏机、个人录像机、机顶盒、耳机或其他可穿戴设备，或任何其他类型的计算设备。
所示示例的处理器平台1200包括处理器1210。所示示例的处理器1210是硬件。例如，处理器1210可以由来自任何期望的家族或制造商的一个或多个集成电路、逻辑电路、微处理器、gpu、dsp或控制器实施。硬件处理器可以是基于半导体的(例如，基于硅的)设备。在该示例中，处理器实施图5至图9的时序控制器、关断时间生成器和选择器的全部或部分。
所示示例的处理器1210包括本地存储器1212(例如，高速缓存)。所示示例的处理器1210经由总线1218与包括易失性存储器1214和非易失性存储器1216的主存储器通信。易失性存储器1214可以由同步动态随机存取存储器(sdram)、动态随机存取存储器(dram)、
所示示例的处理器平台1200还包括接口电路1220。接口电路1220可以通过诸如以太网接口、通用串行总线(usb)、
在所示示例中，一个或多个输入设备1222连接到接口电路1220。在该示例中，接口电路1220使处理器1210能够与电流模式升压转换器506、602通信、接口连接和/或控制电流模式升压转换器506、602。在一些示例中，电流模式升压转换器506、602是在处理器1210内或在处理器1210外部实施的模拟电路。
(一个或多个)输入设备1222允许用户将数据和/或命令输入到处理器1210中。(一个或多个)输入设备可以例如由音频传感器、麦克风、相机(静止或视频)、键盘、按钮、鼠标、触摸屏、轨迹板、轨迹球、等距点和/或语音识别系统实施。
一个或多个输出设备1224也连接到所示示例的接口电路1220。输出设备1224可以例如由显示设备(例如，发光二极管(led)、有机发光二极管(oled)、液晶显示器(lcd)、阴极射线管显示器(crt)、原位转换(ips)显示器、触摸屏等)、触觉输出设备、打印机和/或扬声器实施。因此，所示示例的接口电路1220通常包括图形驱动器卡、图形驱动器芯片和/或图形驱动器处理器。
所示示例的接口电路1220还包括诸如发射器、接收器、收发器、调制解调器、住宅网关、无线接入点和/或网络接口的通信设备，以经由网络1226促进与外部机器(例如，任何种类的计算设备)的数据交换。该通信可以经由例如以太网连接、数字用户线(dsl)连接、电话线连接、同轴电缆系统、卫星系统、站点线无线系统、蜂窝电话系统等。在wi-fi系统的一些示例中，接口电路1220包括射频(rf)模块、(一个或多个)天线、放大器、滤波器、调制器等。
所示示例的处理器平台1200还包括用于存储软件和/或数据的一个或多个大容量存储设备1228。这样的大容量存储设备1228的示例包括软盘驱动器、硬盘驱动器、cd驱动器、蓝光盘驱动器、独立磁盘冗余阵列(raid)系统和dvd驱动器。
包括图11的编码指令的编码指令1232被存储在大容量存储设备1228中、易失性存储器1214中、非易失性存储器1216中和/或可移除非暂时性计算机可读存储介质(诸如cd-rom或dvd)上。
根据前述内容，示例方法、装置和电路控制迟滞电流模式转换器的关断时间。根据前述内容，本文描述的方法、装置和电路增强了例如迟滞电流模式转换器在常规转换器不能正确操作或不能令人满意地操作的应用中的操作。例如，当mosfet的电流感测不可用时。当外部肖特基二极管用于低成本应用时，输出负载较小，输出负载较大(例如，当使用外部肖特基二极管时)等。这种示例通过使用肖特基二极管获得迟滞电流模式和恒定关断时间模式的益处。所描述的示例与常规转换器相比具有改善的性能：无斜率补偿、更小的管芯尺寸、更低的成本、更小、更小的纹波、更高的效率、使用外部肖特基二极管时的稳定性、正常工作或轻载和中载、vin和vout可以闭合、当转换器工作在迟滞模式时，电感器纹波电流由内部参数设置、当转换器以恒定关断时间模式工作时，电感器纹波电流由恒定关断时间生成器决定。
本文描述了用于控制迟滞电流模式转换器的时序的示例方法、装置和电路。其他示例及其组合至少包括以下内容。
示例1是一种用于控制电流模式升压转换器的时序的设备，该设备包括：用于控制电流模式升压转换器的时序的设备，该设备包括：
第一输入端子，其接收电流模式升压转换器的输入电压；
第二输入端子，其接收电流模式升压转换器的输出电压；
生成器，其根据输入电压和输出电压生成第一时序信号；
第三输入端子，其接收来自电流模式升压转换器的第二时序信号；
选择器，其基于第一导通关断时间信号的第一关断时间持续时间和第二导通关断时间信号的第二关断时间持续时间的比较，在第一导通关断时间信号和第二导通关断时间信号之间进行选择，以生成第三导通关断时间信号；以及
输出端子，其基于第三导通关断时间信号控制电流模式升压转换器的关断时间。
示例2是示例1的用于控制电流模式升压转换器的时序的示例设备，其中当第一关断时间持续时间长于第二关断时间持续时间时，选择器将选择第一导通关断时间信号作为第三导通关断时间信号。
示例3是示例1的用于控制电流模式升压转换器的时序的示例设备，其中生成器包括：
电阻器；
晶体管，其耦合到电阻器，当晶体管响应于输入电压导通时，晶体管使电流流经电阻器；
电容器，其被电流充电以在电容器两端生成电压；以及
比较器，其将电压与参考电压进行比较，以生成第一导通关断时间信号。
示例4是示例1的用于控制电流模式升压转换器的时序的示例设备，其中生成器包括：
电阻器，响应于选择器生成的栅极控制信号使电流流经电阻器，电流的量基于输出电压；
晶体管；
电容器，当晶体管的栅极闭合时电容器被电流充电以在电容器两端生成电压；以及
比较器，其将电压与输入电压进行比较，以生成第一导通关断时间信号。
示例5是示例1的用于控制电流模式升压转换器的时序的示例设备，其中选择器包括：
反相器，其将第二导通关断时间信号反相，以生成第一控制信号；以及
晶体管的栅极，当第一控制信号为高时，其将第二控制信号设置为高，以启动生成器的电容器的充电。
示例6是一种电流模式升压转换器装置，其包括：
电流模式升压转换器；
生成器，其根据电流模式升压转换器的输入电压和电流模式升压转换器的输出电压生成第一关断时间信号；以及
选择器，其在第一关断时间信号和电流模式升压转换器的第二关断时间信号之间进行选择以生成第三关断时间信号，电流模式升压转换器的驱动器响应于第三关断时间信号进行操作。
示例7是示例6的电流模式升压转换器装置，其中当第一关断时间信号的第一关断时间持续时间长于第二关断时间信号的第二关断时间持续时间时，选择器将选择第一关断时间信号。
示例8是示例6的电流模式升压转换器装置，其中当输入电压导通晶体管时，生成器将在电容器两端生成电压，并且生成器将该电压与参考电压进行比较以生成第一关断时间信号。
示例9是示例6的电流模式升压转换器装置，其中响应于选择器的控制信号，生成器将在电容器两端生成电压，并且生成器将该电压与输入电压进行比较以生成第一关断时间信号。
示例10是示例6的电流模式升压转换器装置，其中当第三关断时间信号为低时，电流模式升压转换器将导通低侧驱动fet并且关断高侧驱动fet；并且当第一关断时间信号为高时，将电流模式升压转换器关断低侧驱动fet并且导通高侧驱动fet。
示例11是一种方法，其包括：
根据电流模式升压转换器的输入电压和电流模式升压转换器的输出电压确定第一关断时间信号；
在第一关断时间信号和电流模式升压转换器的第二关断时间信号之间进行选择，以生成第三关断时间信号；以及
基于第三关断时间信号控制电流模式升压转换器的操作。
示例12是示例11的方法，进一步包括：
测量流经电流模式升压转换器的高侧驱动器的高侧电流；
测量流经电流模式升压转换器的低侧驱动器的低侧电流；以及
将低侧电流和高侧电流进行比较以生成第二关断时间信号。
示例13是示例11的方法，进一步包括：
当第三关断时间信号为低时，导通低侧驱动fet并且关断高侧驱动fet；以及
当第一关断时间信号为高时，关断低侧驱动fet并且导通高侧驱动fet。
示例14是示例11的方法，进一步包括：
确定第一关断时间信号的第一关断时间持续时间；
确定第二关断时间信号的第二关断时间持续时间；以及
当第一关断时间持续时间长于第二关断时间持续时间时，选择第一关断时间信号作为第三关断时间信号。
示例15是示例11的方法，进一步包括：
当输入电压导通晶体管时，在电容器两端生成电压；以及
将该电压与参考电压进行比较以生成第一关断时间信号。
示例16是一种设备，其包括：
第一端子，其耦合到电流模式升压转换器的输入电压；
第二端子，其耦合到电流模式升压转换器的输出电压；
电阻器，其具有第三端子和第四端子，第三端子耦合到第二端子；
晶体管，其具有栅极以及第五端子和第六端子，栅极耦合到第一端子，第五端子耦合到第四端子，第六端子耦合到地；
电容器，其具有第七端子和第八端子，第七端子耦合到第二端子，第八端子耦合到地；
第九端子，其耦合到控制信号；
晶体管，其具有第十端子和第十一端子以及栅极端子，第十端子和第十一端子分别耦合到第七端子和第八端子，并且栅极耦合到第九端子；以及
比较器，其具有第十二端子、第十三端子和第十四端子，第十二端子耦合到第二端子，第十三端子耦合到参考电压。
示例17是示例16的设备，进一步包括：
第一反相器，其具有第十五端子和第十六端子，第十五端子耦合到第十四端子；
第二反相器，其具有第十七端子和第十八端子，第十七端子耦合到电流模式升压转换器的关断时间信号；以及
异或逻辑元件，其具有第十九端子、第二十端子和第二十一端子，第十九端子耦合到第十六端子，第二十端子耦合到第十八端子，第二十一端子耦合到电流模式升压转换器的关断时间输入。
示例18是示例17的设备，其中第十六端子经由一个或多个逻辑设备耦合到第十九端子。
示例19是示例17的设备，进一步包括第四反相器，其具有第二十二端子和第二十三端子，第二十二端子耦合到第十六端子，并且第二十三端子耦合到第九端子。
示例20是示例17的设备，进一步包括：
电流模式升压转换器的pwm控制器，其具有第二十二端子和第二十三端子，第二十二端子耦合到第二十一端子，第二十三端子耦合到栅极驱动器；以及
迟滞电流比较器，其具有第二十四端子，该第二十四端子耦合到第十七端子。
2018年1月24日提交的临时专利申请us62/621,148通过整体引用并入本文。
在权利要求的范围内，在所描述的实施例中的修改是可能的，并且其他实施例是可能的。
- 还没有人留言评论。精彩留言会获得点赞！