限流控制电路、具有所述限流控制电路的开关电源芯片的制作方法

[0001]
本发明涉及开关电源领域，特别涉及一种限流控制电路、具有所述限流控制电路的开关电源芯片。


背景技术：

[0002]
在电源领域，为了保证电源的安全稳定运行，电源本身都会有限流措施，防止因短路问题，造成输出电流过大，进而芯片发热，造成芯片损坏。为避免此问题，很多电源芯片的限流点固定为一个值，但在某些应用条件下，固定限流点不是很好的选择。
[0003]
例如我们需要用一个电源驱动gprs模块，在gprs不发信号时，所需要的电流非常小，但在发信号的瞬间，会有一个相对很大的瞬态电流，但该电流不会持续很久，由于瞬态电流的存在，对电源就有一定的要求。
[0004]
1、如果限流点设置的很小，那么在发射信号、大电流拉取时，极易把输出电压拉低，导致gprs无法正常工作；2、如果限流点设置的很大，那么在输出意外短路时，芯片本身和外围器件都会承受较大的应力，如果芯片或外围器件余量不足，则容易导致整个系统失效；如果增加芯片及外围器件的余量，则会造成资源浪费，增加成本；在某些情况下，产品本身空间有限，根本不允许放置更大的器件，导致增加芯片及外围器件的余量的方案无法实现。
[0005]
3、瞬态电流一般由输出电容提供，毫秒级以内的瞬态电流容易通过输出电容实现，但超过毫秒甚至秒级的瞬态电流，一方面输出电容要求容量非常大，通常需要法拉量级，需要用到超级电容，成本和体积难以承受；另一方面，过大的输出电容，对系统环路稳定方面的设计是一个巨大的挑战。
[0006]
类似的问题还出现在boost电路启动时的瞬间大电流、驱动接触器时的瞬间大电流、wifi模块发射信号时的瞬间大电流等。


技术实现要素：

[0007]
本发明为了克服现有技术的不足，提供一种限流控制电路、具有所述限流控制电路的开关电源芯片，可以输出指定时间的大电流，超过该时间，则按小限流点条件工作，既可以保证负载端对瞬态电流的需求，又可以保证芯片的安全与稳定工作。
[0008]
为实现上述目的，本发明实施例提供了一种限流控制电路，包括输出电流采样模块、第一电压比较模块、滞回比较器模块、逻辑控制模块、电容充放电模块和限流控制模块，所述输出电流采样模块通过获取输出电流的大小，输出对应的采样电压信号；所述第一电压比较模块比较采样电压信号和第一参考电压信号，所述第一参考电压信号为大小电流阈值电压信号，输出第一比较信号；所述滞回比较器模块比较滞回比较器单元的上下阈值和电容输出电压，输出第二比较信号；所述逻辑控制模块根据所述第一比较信号和第二比较信号，输出逻辑控制信号；所述电容充放电模块根据逻辑控制信号调整电容对应的电容输出电压；所述限流控制模块根据所述逻辑控制信号输出限流控制信号；
当电容输出电压小于滞回比较器单元的下阈值，且当采样电压信号大于第一参考电压信号，对电容进行充电，电容输出电压升高，输出的限流控制信号允许输出电流为大电流；当电容输出电压持续升高，电容输出电压小于滞回比较器单元的上阈值，大于等于滞回比较器单元的下阈值，且当采样电压信号大于第一参考电压信号，仍然保持对电容进行充电，电容输出电压升高，输出的限流控制信号允许输出电流为大电流；当电容输出电压大于滞回比较器单元的上阈值，对电容进行放电，电容输出电压降低，输出的限流控制信号允许的输出电流变为小电流；当电容输出电压持续降低，电容输出电压重新降低到小于滞回比较器单元的上阈值，仍然保持对电容进行放电，电容输出电压持续降低且仍大于滞回比较器单元的下阀值，输出的限流控制信号允许的输出电流为小电流。
[0009]
可选的，所述输出电流采样模块包括：电阻r1、电阻r2、电阻r3、电阻r4和运算放大器op1，运算放大器op1的正电源端接电源电压vcc，运算放大器op1的负电源端接地，所述电阻r1的一端作为电流采样引脚二与电流采样电阻的一端相连，所述电阻r1的另一端与电阻r2的一端相连且与运算放大器op1的反相输入端相连，电阻r4的一端接地，所述电阻r4的另一端与电阻r3的一端相连且与运算放大器op1的同相输入端相连，所述电阻r3的另一端作为电流采样引脚一与所述电流采样电阻的另一端相连，所述运算放大器op1的输出端与电阻r2的另一端相连且作为所述输出电流采样模块的输出端va。
[0010]
可选的，所述第一电压比较模块为第一比较器，第一参考电压信号作为第一比较器comp1的反相输入端，输出电流采样模块的输出端va作为第一比较器comp1的同相输入端，第一比较器comp1的正电源端接工作电压vdd，第一比较器comp1的负电源端接地，第一比较器comp1的输出端作为第一电压比较模块的输出端vb。
[0011]
可选的，所述逻辑控制模块为两输入的与非门，其中与非门第一输入端与第一电压比较模块的输出端vb相连，与非门第二输入端与滞回比较器模块的输出端vc相连，所述与非门的输出端作为所述逻辑控制模块的输出端vd。
[0012]
可选的，所述与非门包括pmos管m1、pmos管m2、nmos管m3、nmos管m4，所述pmos管m1的源极、pmos管m2的源极接工作电压vdd，所述pmos管m1的漏极、pmos管m2的漏极、nmos管m3的漏极连接且作为所述逻辑控制模块的输出端vd，所述pmos管m1的栅极、nmos管m4的栅极相连且作为与非门第一输入端，所述nmos管m4的源极接地，所述nmos管m4的漏极与nmos管m3的源极相连，所述nmos管m3的栅极与pmos管m2的栅极相连且作为与非门第二输入端。
[0013]
可选的，所述滞回比较器模块包括第二比较器comp2、电阻r5、电阻r6，所述第二比较器comp2的反相输入端与电容充放电模块的输出端ve相连，所述第二比较器comp2的同相输入端与电阻r5的一端、电阻r6的一端相连，所述电阻r5的另一端与第二参考电压端相连，所述电阻r6的另一端与第二比较器comp2的输出端相连且作为所述滞回比较器模块的输出端vc，所述第二比较器comp2的正电源端接工作电压vdd，第二比较器comp2的负电源端接地。
[0014]
可选的，所述电容充放电模块包括第一电流源is1、第二电流源is2、pmos管m5、nmos管m6、电容c1，所述第一电流源is1的输入端接工作电压vdd，所述第一电流源is1的输出端与pmos管m5的源极相连，所述pmos管m5的栅极与逻辑控制模块的输出端vd相连，所述pmos管m5的漏极与电容c1的一端、nmos管m6的漏极相连且作为电容充放电模块的输出端ve，所述电容c1的另一端接地，所述nmos管m6的源极接第二电流源is2的输入端，第二电流
源is2的输出端接地，所述nmos管m6的栅极与所述逻辑控制模块的输出端vd相连。
[0015]
可选的，所述限流控制模块为误差放大器，包括：电阻r7、电阻r8、电阻r9、跨导放大器ota1、nmos管m7，所述电阻r7的一端接内部基准参考电压vref，所述电阻r7的另一端与所述电阻r8、电阻r9的一端相连且作为跨导放大器ota1的同相输入端，所述电阻r8的另一端与nmos管m7的漏极相连，所述nmos管m7的源极、电阻r9的另一端分别接地，所述nmos管m7的栅极与所述逻辑控制模块的输出端vd相连，所述输出电流采样模块的输出端va作为所述跨导放大器ota1的反相输入端，所述跨导放大器ota1的正电源端接工作电压vdd，所述跨导放大器ota1的负电源端接地，所述跨导放大器ota1的输出端作为所述限流控制模块的输出端。
[0016]
本发明实施例还提供了一种具有上述的限流控制电路的开关电源芯片，包括：限流控制电路、电压调整器、功率管和功率管驱动器，所述电压调整器获取电源电压vcc后，向限流控制电路提供工作电压vdd和内部基准参考电压vref；所述限流控制电路通过对输出电流进行采样，并根据电源电压vcc、工作电压vdd、内部基准参考电压vref、第一参考电压端vt1、第二参考电压端vt2，输出限流控制信号；所述功率管驱动器获取所述限流控制信号和获取输出电压的反馈信号，并通过频率补偿和锁存驱动产生功率管驱动信号；所述功率管根据所述功率管驱动信号对功率管的开启和关闭状态进行控制，从而限制输出电流的大小。
[0017]
可选的，限流控制电路的电容设置在芯片外部。
[0018]
综上所述，本发明的有益效果在于：本发明实施例提供了一种限流控制电路和开关电源芯片，结构简单，通过对电容的充放电改变电容输出电压，并利用滞回比较器模块，允许开关电源可以输出指定时间的大电流，当超过该时间，则控制功率管，按小电流输出，这样既可以保证负载端对瞬态电流的需求，又可以保证芯片的安全与稳定工作。
[0019]
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
[0020]
图1所示为本发明实施例的限流控制电路的电路结构图；图2所示为本发明实施例的开关电源芯片的结构示意图；图3所示为本发明实施例的使用所述限流控制电路的芯片的系统电路图；图4所示为本发明实施例的拉取大电流时间大于最大允许大电流时间的关键节点电压波形图；图5所示为本发明实施例的拉取大电流时间小于最大允许大电流时间的关键节点电压波形图。
具体实施方式
[0021]
为了便于本领域技术人员的理解，下面将结合具体实施例对本发明作进一步详细描述。
[0022]
本发明实施例提供一种限流控制电路，如图1所示，包括输出电流采样模块
stage1、第一电压比较模块stage2、滞回比较器模块stage4、逻辑控制模块stage3、电容充放电模块stage5和限流控制模块stage6，所述输出电流采样模块通过获取输出电流的大小，输出对应的采样电压信号；所述第一电压比较模块比较采样电压信号和第一参考电压信号，输出第一比较信号；所述滞回比较器模块比较滞回比较器单元的上下阈值和电容输出电压，输出第二比较信号；所述逻辑控制模块根据所述第一比较信号和第二比较信号，输出逻辑控制信号；所述电容充放电模块根据逻辑控制信号调整电容对应的电容输出电压；所述限流控制模块根据所述逻辑控制信号输出限流控制信号；当电容输出电压小于滞回比较器单元的下阈值，且当采样电压信号大于第一参考电压信号，对电容进行充电，电容输出电压升高，输出的限流控制信号允许输出电流为大电流；当电容输出电压持续升高，电容输出电压小于滞回比较器单元的上阈值，大于等于滞回比较器单元的下阈值，且当采样电压信号大于第一参考电压信号，仍然保持对电容进行充电，电容输出电压升高，输出的限流控制信号允许输出电流为大电流；当电容输出电压大于滞回比较器单元的上阈值，对电容进行放电，电容输出电压降低，输出的限流控制信号允许输出电流变为小电流；当电容输出电压重新降低到小于滞回比较器单元的上阈值且大于下阈值，仍然保持对电容进行放电，电容输出电压持续降低，输出的限流控制信号允许输出电流仍为小电流。
[0023]
具体的，所述输出电流采样模块stage1包括：电阻r1、电阻r2、电阻r3、电阻r4和运算放大器op1，运算放大器op1的正电源端接电源电压vcc，运算放大器op1的负电源端接地，所述电阻r1的一端作为电流采样引脚二与电流采样电阻的一端相连，所述电阻r1的另一端与电阻r2的一端相连且与运算放大器op1的反相输入端相连，电阻r4的一端接地，所述电阻r4的另一端与电阻r3的一端相连且与运算放大器op1的同相输入端相连，所述电阻r3的另一端作为电流采样引脚一与所述电流采样电阻的另一端相连，所述运算放大器op1的输出端与电阻r2的另一端相连且作为所述输出电流采样模块的输出端va。
[0024]
运算放大器op1与电阻r1、r2、r3、r4组成差分放大电路，其中r1=r3，r2=r4。差分放大的输出电压va值为：，通过将差分信号转换为相对于参考地的电压信号，供后级使用。
[0025]
其中，请参考图2和图3，所述电流采样引脚一csp与芯片外的电流采样电阻rcs的一端相连，所述电流采样引脚二csn与芯片外的电流采样电阻rcs的另一端相连，所述电流采样电阻rcs设置在芯片的外部电路中。
[0026]
在其他实施例中，所述电流采样电阻rcs也可以设置在芯片的内部，用以采样iout电流（iout即为负载所需要的输出电流），rcs两端电压为： 。
[0027]
具体的，所述第一电压比较模块stage2为第一比较器，第一参考电压信号作为第一比较器comp1的反相输入端，输出电流采样模块的输出端va作为第一比较器comp1的同相输入端，第一比较器comp1的正电源端接工作电压vdd，第一比较器comp1的负电源端接地，第一比较器comp1的输出端作为第一电压比较模块的输出端vb。所述第一参考电压信号vt1为大小电流阈值电压信号，当输出电流采样模块的输出端va的电压大于大小电流阈值电压信号，表明输出端需要输出大电流，第一电压比较模块的输出端vb输出高电平；当输出电流采样模块的输出端va的电压小于大小电流阈值电压信号，表明输出端不需要输出大电流，
第一电压比较模块的输出端vb输出低电平。
[0028]
具体的，所述逻辑控制模块stage3为两输入的与非门，其中与非门第一输入端与第一电压比较模块的输出端vb相连，与非门第二输入端与滞回比较器模块的输出端vc相连，所述与非门的输出端作为所述逻辑控制模块的输出端vd。只有当vb和vc同时为高电平时，vd输出低电平，其余条件下vd均输出高电平。
[0029]
在本实施例中，所述与非门包括pmos管m1、pmos管m2、nmos管m3、nmos管m4，所述pmos管m1的源极、pmos管m2的源极接工作电压vdd，所述pmos管m1的漏极、pmos管m2的漏极、nmos管m3的漏极连接且作为所述逻辑控制模块的输出端vd，所述pmos管m1的栅极、nmos管m4的栅极相连且作为与非门第一输入端，所述nmos管m4的源极接地，所述nmos管m4的漏极与nmos管m3的源极相连，所述nmos管m3的栅极与pmos管m2的栅极相连且作为与非门第二输入端。
[0030]
具体的，所述滞回比较器模块stage4包括第二比较器comp2、电阻r5、电阻r6，所述第二比较器comp2的反相输入端与电容充放电模块的输出端ve相连，所述第二比较器comp2的同相输入端与电阻r5的一端、电阻r6的一端相连，所述电阻r5的另一端与第二参考电压端vt2相连，所述电阻r6的另一端与第二比较器comp2的输出端相连且作为所述滞回比较器模块的输出端vc，所述第二比较器comp2的正电源端接工作电压vdd，第二比较器comp2的负电源端接地。
[0031]
在本实施例中，所述第二比较器comp2可以轨到轨输出（即最大输出电平为vdd，最小输出电平为0v），滞回比较器单元的上下阈值（vth1、vth2，其中vth1>vth2）计算公式如下：下：当电容充放电模块的输出端ve的电压ve大于vth1时，滞回比较器模块的输出端vc的电压vc为低电平；当电压ve小于vth2时，电压vc为高电平；当电压ve处于vth1与vth2之间时，保持之前的状态，即之前vc状态是高电平，则现在vc状态也为高电平；之前vc状态为低电平，则现在vc状态也为低电平。
[0032]
具体的，所述电容充放电模块stage5包括第一电流源is1、第二电流源is2、pmos管m5、nmos管m6、电容c1，所述第一电流源is1的输入端接工作电压vdd，所述第一电流源is1的输出端与pmos管m5的源极相连，所述pmos管m5的栅极与逻辑控制模块的输出端vd相连，所述pmos管m5的漏极与电容c1的一端、nmos管m6的漏极相连且作为电容充放电模块的输出端ve，所述电容c1的另一端接地，nmos管m6的源极接第二电流源is2的输入端，第二电流源is2的输出端接地，所述nmos管m6的栅极与所述逻辑控制模块的输出端vd相连。
[0033]
所述电容c1可以设置在芯片内，也可以如图2和图3所述，设置到芯片外部，有利于方便调整允许大电流输出时间。
[0034]
具体的，所述限流控制模块stage6为误差放大器，包括：电阻r7、电阻r8、电阻r9、跨导放大器ota1、nmos管m7，所述电阻r7的一端接内部基准参考电压vref，所述电阻r7的另一端与所述电阻r8、电阻r9的一端相连且作为跨导放大器ota1的同相输入端，所述电阻r8
的另一端与nmos管m7的漏极相连，所述nmos管m7的源极、电阻r9的另一端分别接地，所述nmos管m7的栅极与所述逻辑控制模块的输出端vd相连，所述输出电流采样模块的输出端va作为所述跨导放大器ota1的反相输入端，所述跨导放大器ota1的正电源端接工作电压vdd，所述跨导放大器ota1的负电源端接地，所述跨导放大器ota1的输出端作为所述限流控制模块的输出端。
[0035]
所述输出电流采样模块的输出端va的电压va与跨导放大器ota1的同相输入端的电压vf的误差经跨导放大器ota1放大后送到后级，经频率补偿后，再送至锁存驱动器，用以控制功率管的导通与截止，进而控制输出电流iout的大小。
[0036]
假设nmos管m7的导通电阻为rdson，当nmos管m7截止时，跨导放大器ota1的同相输入端的电压vf为：当nmos管m7导通时，跨导放大器ota1的同相输入端的电压vf为：其中“||”表示并联。即，nmos管m7截止时，跨导放大器ota1的参考电压为vf1；nmos管m7导通时，跨导放大器ota1的参考电压为vf2；其中vf2<vf1。
[0037]
当系统稳定工作，没有触发限流点时，ota1的同相输入端和反相输入端电压可以认为是相同，即va=vf。
[0038]
此时，iout处的最大允许输出电流iout
max
为：即，改变vf的值，就可以改变最大允许的输出电流。
[0039]
下面详细说明本发明的工作原理。
[0040]
当获取到输出电流为大电流时，利用逻辑控制模块对电容进行充放电控制，改变电容输出电压，并利用滞回比较器模块反馈电容充放电结果，使得逻辑控制模块的输出结果允许开关电源可以输出指定时间的大电流，且逻辑控制模块的输出结果控制nmos管的m7的导通与否，可以决定跨导放大器ota1的同相输入端电压vf的电压高低，通过调整vf处电压的高低，就可以调整iout
max
的大小。
[0041]
也就是说，当检测到大电流，逻辑控制模块控制电容充放电，同时控制nmos管m7，控制电容是用于计时，即允许的大电流时间；控制m7是设置限流点，即允许的最大电流。
[0042]
具体情况一：c1电容充电到vth1，放电到小于vth2时的情况。当iout*rcs*r2/r1>vt1时，第一电压比较模块的输出端vb输出为高电平，初始时，电容输出电压ve为0v，小于vth2，故滞回比较器模块的输出端vc的电压处为高电平。第一电压比较模块的输出端vb和滞回比较器模块的输出端vc分别接到与非门的第一输入端和第二输入端，且同时为高电平，则逻辑控制模块的输出端vd处输出低电平，驱动pmos管m5导通；同时逻辑控制模块的输出端vd与nmos管m6与nmos管m7的栅极相连，使得nmos管m6与nmos管m7截止。
[0043]
由于逻辑控制模块的输出端vd处输出低电平，驱动pmos管m5导通，第一电流源is1通过pmos管m5给电容c1充电，其中电容充放电模块的输出端ve的电容输出电压ve的方程为：其中ve0是充电之前的ve电压（ve0是上一个周期完成后的电压，理想情况下，ve0可以认为是0v），t0是开始充电的时刻，ve(t)是电容在t时刻对应的电压值，c1是电容c1的容量。当第一电流源is1的电流is1为定值时，ve(t)以固定斜率上升。
[0044]
当电压ve上升到vth2~vth1之间时，由于滞回比较器的特性，滞回比较器模块的输出端vc的电压为之前状态的值，由于前一个状态电压vc为高电平，故在电压ve达到vth1之前，电压vc始终输出高电平，逻辑控制模块的输出端vd为低电平，pmos管m5一直导通，故电压ve可以一直上升到vth1。在这个过程中，电压vd始终处于低电平，pmos管m7截止，跨导放大器ota1的同相输入端vf处电压为vf1，处于较高的参考电压，故这个过程中，功率管允许大电流输出。该过程的持续时间tc为：，因此通过调整电容c1、第一电流源is1、滞回比较器单元的上阈值电压vth1，调整大电流的持续时间。
[0045]
当电压ve上升到vth1后，滞回比较器模块的输出端vc开始输出低电平，由于第一电压比较模块的输出端vb和滞回比较器模块的输出端vc分别接到与非门的第一输入端和第二输入端，当电压vc为低电平，无论vb是什么状态，电压vd一定为高电平，此时pmos管m5截止，同时逻辑控制模块的输出端与nmos管m6的栅极和nmos管m7的栅极相连，使nmos管m6和nmos管m7导通，跨导放大器ota1的同相输入端vf处电压为vf2，处于较低的参考电压，不允许大电流输出。此时电容c1通过nmos管m6和第二电流源is2放电，放电电流为is2，电容c1的电压方程如下：其中ve(t)为t时刻电容充放电模块的输出端ve的电压值，c1为电容c1的容量，t1为开始放电的时间，ve1为电容充放电模块的输出端ve的初始电压，由于电容充放电模块的输出端ve是从vth1大小时开始放电，故ve1=vth1，当电流is2为恒定时，ve(t)以固定斜率下降。
[0046]
当电压ve降低到vth2~vth1之间时，电压vc为之前状态的值，由于前一个状态vc为低电平，故在电压ve下降到vth2之前，电压vc始终为低电平，电压vd高电平，nmos管m6一直导通，故电压ve可以一直下降到vth2甚至到0v。在这个过程中，电压vd始终处于高电平，nmos管m7导通，跨导放大器ota1的同相输入端vf处电压为vf2，处于较低的参考电压，故这个过程中，也不允许大电流输出。该过程的持续时间td为：当电压ve下降到vth2之后，电压vc再次输出高电平，若此时输出电流为小电流，电压vb
为低电平，因此不会对电容进行再次充电，除非重新出现大电流，重新执行上述的整个限流过程。
[0047]
在本实施例中，当拉取大电流时间大于最大允许大电流时间，对应的关键节点电压波形见图4。vb的高电平脉宽表示系统想要拉取大电流的时间，vc为滞回比较器模块的输出端电压，vd为逻辑控制模块的输出端电压，ve为电容c1的电容输出电压，vf为跨导放大器ota1的同相输入端电压。
[0048]
从图4看出，当电压vb开始变为高电平时，电压ve为0v，小于vth1，故电压vc为高电平，由于与非门的作用，电压vd为低电平，第一电流源is1对电容c1充电，电压ve以固定斜率上升，由于nmos管m7未导通，故此时电压vf为相对高的值(图中为1v)，输出电流为大电流；当电压ve上升到vth1后，电压vc输出低电平，导致电压vd输出高电压，第二电流源is2对电容c1放电，电容输出电压ve以固定斜率下降，同时nmos管m7管导通，vf处于较低的值，输出电流为小电流，以保证芯片工作在安全范围内。由于所需的大电流时间大于最大电流允许的时间，所以电压vb的脉宽大于电压vf的脉宽；且随着后面系统输出的电流比较小，vb电压翻转为低电平，电容充放电模块持续对电容c1放电，电容c1的电压被放到0v。
[0049]
具体情况二：电容c1未充电到vth1，拉取大电流即停止，然后放电到小于vth2时的情况。
[0050]
如果拉取大电流的时间小于上面讨论的tc时，而拉取小电流的时间远大于上面讨论的td时间，则会出现该情况，即需要拉取大电流的时间小于设定的最大值，关键节点电压波形见图5。
[0051]
从图5看出，当电压vb开始变为高电平时，电压ve为0v，小于vth1，故vc输出高电平，由于与非门的作用，电压vd输出低电平，第一电流源is1对电容c1充电，电压ve以固定斜率上升，由于nmos管m7未导通，故此时电压vf为相对高的值；当需要拉取大电流的时间小于预设的最大值，所以电压ve还没有上升到vth1时，电压vb已经下降为0v，说明系统已经不再需要大电流输出，虽然电压vc还是高电平，但电压vd已经变为高电压，第二电流源is2对电容c1放电，电容输出电压ve以固定斜率下降，同时nmos管m7导通，vf处于较低的值（图中为0.2v），输出电流为小电流。
[0052]
本发明实施例还提供了一种具有上述限流控制电路的开关电源芯片，请参考图2和图3，包括：限流控制电路10、电压调整器20、功率管30和功率管驱动器40和恒压环路误差放大器50，所述电压调整器20获取电源电压vcc后，向限流控制电路10提供工作电压vdd和内部基准参考电压vref；所述限流控制电路10通过对输出电流进行采样，并根据电源电压vcc、工作电压vdd、内部基准参考电压vref、第一参考电压端vt1、第二参考电压端vt2，输出限流控制信号；所述恒压环路误差放大器50获取输出电压的反馈电压，并提供给功率管驱动器40；所述功率管驱动器40获取所述限流控制信号和输出电压的反馈信号，并通过频率补偿和锁存驱动产生功率管驱动信号；所述功率管30根据所述功率管驱动信号对功率管的开启或关闭状态进行控制，从而限制输出电流的大小。
[0053]
在本实施例中，所述开关电源芯片包括vin引脚、sw引脚、fb引脚、tset引脚、gnd引脚、csn引脚和csp引脚。所述vin引脚用于连接电源电压vcc，且内部与功率管的输入端、电压调整器20的输入端相连；所述sw引脚与功率管的输出端相连，所述fb引脚与恒压环路误差放大器50的输入端相连，所述tset引脚与芯片内部的pmos管m5的漏极相连，且所述tset
引脚与芯片外部的电容的一端相连，所述电容的另外一端接地，所述csp引脚作为芯片的电流采样引脚一csp，csn引脚作为芯片的电流采样引脚二csn。
[0054]
在本实施例中，请参考图2和图3，所述限流控制电路的电容作为分立器件设置在芯片外部，有利于方便调整允许大电流输出时间。在其他实施例中，所述限流控制电路的电容也可以集成在芯片中。
[0055]
在本实施例中，所述csn引脚和csp引脚分别于芯片外的电流采样电阻rcs的两端相连，使得不需要对原有开关电源电路进行调整。在其他实施例中，所述电流采样电阻rcs也可以在芯片内部。
[0056]
最后说明，任何依靠本发明装置结构以及所述实施例的技术方案，进行的部分或者全部技术特征的修改或者等同替换，所得到的本质不脱离本发明的相应技术方案，都属于本发明装置结构以及所述实施方案的专利范围。