电压转换电路的制作方法
【技术领域】
[0001]本发明关于一种电压转换电路，尤指一种可防止漏电流产生的电压转换电路。
【背景技术】
[0002]请参阅图1至图3，分别是已知技术电压转换电路、下部开关元件的示意图和时序图。
[0003]已知的电压转换电路10包含一输入端101、一输出端105、一接地端103、一上部开关元件14、一下部开关元件16、一脉宽调制控制电路12和一电感器18。
[0004]其中，电感器18的一端连接输出端105，另一端连接一接点107。上部开关元件14连接于输入端101和接点107之间，下部开关元件16连接于接点107和接地端103之间。脉宽调制(pulse width modulat1n, PWM)控制电路12分别连接上部开关元件14和下部开关元件16的控制端。
[0005]电压转换电路10的输入端连接一输入电压，并通过脉宽调制控制电路12控制上部开关元件14和下部开关元件16的导通与断路，用以控制电感器18在输出端105所产生预定的输出电压，如图1所示。
[0006]其中，上部开关元件14和下部开关元件16通制以半导体制程制作。现以上部开关元件14是P型金氧半场效晶体管，下部开关元件16是N型金氧半场效晶体管为例进行说明。其中，下部开关元件20的构造，包含一基板22，基板22上形成一 N埋层(N-buriedlayer, NBL) 241。N埋层241上形成一 P型掺杂层24，P型掺杂层24的周围为隔离层26，上表面的适当位置形成一漏极243和一源极245。漏极243和源极245之间形成栅极绝缘层247和栅极249，如图2所示。
[0007]虽然下部开关元件20的主要运行区域在漏极243、源极245和栅极247之间，但在某些情况之下，源极245、漏极243和N埋层241所形成的寄生晶体管28将会被导通而产生漏电流。
[0008]在实际控制上，上部开关元件14和下部开关元件16并不会同时导通，否则将会在输入端101和接地端103之间形成短路，可能造成上部开关元件14和下部开关元件16因大电流而烧毁。因此，在控制上必须确保下部开关元件16截止后，再令上部开关元件14导通。
[0009]在实际运行上，由于电压转换电路是通过控制上部开关元件14和下部开关元件16的导通和截止使输出电压维持一预设值，因此接点107的电压323会随着上部开关元件14和下部开关元件16的导通和截止而上下变动，同时输出电流321也随着波动变化，如图3所示。
[0010]由于开关元件导通和截止都需要一段运行时间，在实际控制上无法在一开关元件截止后立刻导通另一开关元件，因此通常会在上部开关元件14截止(tl，高逻辑电位截止)后，再令下部开关元件16导通(t5，高逻辑电位导通)。另一方面，则先令下部开关元件16截止(t6)，再令上部开关元件14导通(t7)，如图3的上部栅极电位341和下部栅极电位343所示。
[0011]因此，实际运行上会分别有一段时间上部开关元件14和下部开关元件16同时是截止的空载时间(dead time)，例如tl至t3之间。此时，当接点电压323低于接地端电压325时(t2至t4之间)，下部开关元件16的寄生晶体管28将会因下冲(undershoot)而导通，因此产生漏电流36。
[0012]另一方面，在上部开关元件14的寄生晶体管(未显示)也会在t6至t7之间因上冲(overshoot)而导通，产生漏电流(未显示)。
[0013]电路的空载时间越长，漏电流越多，则电路的转换效率越差。因此，如何缩短空载时间，并防止漏流电产生，是业界需要解决的课题。
【发明内容】
[0014]有鉴在上述问题，本发明提出一种电压转换电路，尤指一种可防止漏电流产生的电压转换电路。
[0015]本发明电压转换电路，包含一输入端、一第一端和一第二端，还包含:一电感器，一端连接第二端，另一端连接一接点；一上部小开关单元和一上部大开关单元，并接于输入端和接点之间；一下部小开关单元和一下部大开关单元，并接于接点和第二端之间；一脉宽调制控制电路，用以产生具有一高逻辑电位和一低逻辑电位的脉波，用以调整电压转换电路的输出电压；一上部开关控制电路，分别连接脉宽调制控制电路和上部小开关单元与上部大开关单元的控制端，并于脉宽调制控制电路输出高逻辑电位时，先令上部大开关单元截止，再令上部小开关单元截止，于脉宽调制控制电路输出低逻辑电位时，先令上部小开关单元导通，再令上部大开关单元导通；以及一下部开关控制电路，分别连接脉宽调制控制电路和下部小开关单元与下部大开关单元的控制端，并于脉宽调制控制电路输出高逻辑电位时，先令下部小开关单元导通，再令下部大开关单元导通，于脉宽调制控制电路输出低逻辑电位时，先令下部大开关单元截止，再令下部小开关单元截止；其中，上部小开关单元的导通等效阻抗大于上部大开关单元的导通等效阻抗，下部小开关单元的导通等效阻抗大于下部大开关单元的导通等效阻抗。
[0016]在一实施例中，所述上部小开关单元和上部大开关单元是P型金氧半场效晶体管、PNP型双极性结型晶体管、N型金氧半场效晶体管或NPN型双极性结型晶体管。
[0017]在一实施例中，所述下部小开关单元和下部大开关单元是N型金氧半场效晶体管、NPN型双极性结型晶体管、P型金氧半场效晶体管或PNP型双极性结型晶体管。
[0018]在一实施例中，所述上部开关控制电路包含有:一或门，其第一输入端连接脉宽调制控制电路，第二输入端连接上部小开关单元的控制端，输出端连接上部大开关单元的控制端；以及一第一触发电路，其第一输入端连接或门的输出端，第二输入端连接下部小开关单元的控制端，输出端连接上部小开关单元的控制端；所述下部开关控制电路包含有:一第二触发电路，其第一输入端连接第一触发电路的输出端，其第二输入端连接下部大开关单元的控制端，输出端连接下部小开关单元的控制端；以及一与门，其第一输入端连接下部小开关单元的控制端，第二输入端连接脉宽调制控制电路，输出端连接下部大开关单元的控制端；其中，第一触发电路和第二触发电路的第一输入端接收一正缘信号时，输出端输出高逻辑电位，第二输入端接收一负缘信号时，输出端输出低逻辑电位。
[0019]在一实施例中，下部开关控制电路包含有一下部感测电路，设于第二触发电路的输出端与下部小开关单元的控制端之间，其感测端连接接点，输入端连接第二触发电路的输出端，输出端连接下部小开关单元的控制端；其中，下部感测电路的输入端是高逻辑电位时，当感测端的电压等于或低于一下部预设电压时，其输出端输出高逻辑电位；下部感测电路的输入端是低逻辑电位时，其输出端输出低逻辑电位。
[0020]在一实施例中，所述下部感测电路包含:一第一上拉晶体管，连接于一高逻辑电位端和下部感测电路的输出端之间；一下拉晶体管，连接于下部感测电路的输出端和一低逻辑电位端之间；一第二上拉晶体管，连接于高逻辑电位端和第一上拉晶体管的控制端之间，第二上拉晶体管的控制端连接下部感测电路的输入端；一传输门，其正相控制端连接下拉晶体管的控制端，反相控制端连接第二上拉晶体管的控制端，通道的一端连接第一上拉晶体管的控制端；一感测晶体管，连接于感测端与传输门的通道的另一端之间，其控制端连接下部感测电路的输入端；以及一非门，其输入端连接下部感测电路的输入端，输出端连接下拉晶体管的控制端。
[0021]在一实施例中，所述第一上拉晶体管和第二上拉晶体管是P型金氧半场效晶体管或PNP型双极性结型晶体管，下拉晶体管和感测晶体管是N型金氧半场效晶体管或NPN型双极性结型晶体管。
[0022]在一实施例中，所述上部开关控制电路包含有一上部感测电路，设于第一触发电路的输出端和上部小开关单元的控制端之间，其感测端连接接点，输入端连接第一触发电路的输出端，输出端连接上部小开关单元的控制端；其中，上部感测电路的输入端是低逻辑电位时，当感测端的电压等于或高于一上部预设电压时，其输出端输出低逻辑电位；上部感测电路的输入端是高逻辑电位时，其输出端输出高逻辑电位。
[0023]在一